HMC為何敗北HBM？

HMC混合內(nèi)存立方體，HBM高帶寬內(nèi)存，都曾以取代DDRx為己任，兩者名稱接近，結(jié)構(gòu)類似，并且都有3D TSV 加持，性能均超過同時(shí)期DDRx的數(shù)倍。

在AI大潮的驅(qū)動(dòng)下，HBM如日中天，HMC卻已悄然隱退，是何原因造成了如此大的差異？這篇文章就和大家一起分析其中的緣由。

DRAM Technology

1、HMC

HMC (Hybrid Memory Cube) 混合內(nèi)存立方體，曾被視為一項(xiàng)革命性的技術(shù)而寄予厚望。

HMC由美光和英特爾合作開發(fā)，最初設(shè)計(jì)的目的是為了徹底解決DDR3所面臨的帶寬問題。

HMC于2011年推出，對(duì)于美光來說，其意義非凡，這將是擊敗三星、海力士?jī)纱箜n廠的獨(dú)門武器。

HMC 標(biāo)準(zhǔn)中，4 個(gè) DRAM Die通過3D TSV連接到堆棧底層的邏輯控制芯片Logic Die，其示意圖如下所示：

TSV 技術(shù)誕生于1999年，最早在內(nèi)存行業(yè)實(shí)現(xiàn)商用，是先進(jìn)封裝領(lǐng)域中最為重要的技術(shù)，沒有之一。

2011年，HMC正是借著TSV技術(shù)的東風(fēng)，獲得該年《微處理器報(bào)告》最佳新技術(shù)獎(jiǎng)，一時(shí)風(fēng)頭無兩。

HMC設(shè)計(jì)中，從CPU處理器到存儲(chǔ)器堆棧的通信是通過高速 SERDES 數(shù)據(jù)鏈路進(jìn)行的，該鏈路會(huì)連接到 DRAM 堆棧底部的邏輯控制器芯片。處理器沒有集成到堆棧中，從而避免了芯片尺寸不匹配和散熱問題，卻帶來了一個(gè)新的問題，就是處理器離存儲(chǔ)器堆棧比較遠(yuǎn)，這日后也將成為HMC的重要短板。

HMC本質(zhì)上其實(shí)是一個(gè)完整的 DRAM 模塊，可以安裝在多芯片模塊 (MCM) 或 2.5D 無源插接器上，從而更加貼近 CPU，實(shí)際上卻沒有人這么做。除此之外，美光還推出了一個(gè)"遠(yuǎn)存儲(chǔ)器"的配置，在這一配置中，一部分 HMC 連接到主機(jī)，而另一部分 HMC 則通過串行連接到其他 HMC，以此來形成存儲(chǔ)器立方體網(wǎng)絡(luò)。

在許多人擔(dān)心的延遲問題上，美光表示，雖然HMC的串行鏈路會(huì)略微增加系統(tǒng)延遲，但整體的延遲反而是顯著降低的，HMC 比 DDR4 提高了約 3 倍的能效（以 pj/bit 為單位）。

DRAM Technology

2、HBM

HBM (High Bandwidth Memory?) 高帶寬內(nèi)存，將很多個(gè)DRAM芯片堆疊在一起后和GPU封裝在一起，實(shí)現(xiàn)大容量，高位寬的DRAM組合陣列。

首先，HBM垂直堆疊內(nèi)存芯片，4 個(gè) DRAM Die通過3D TSV連接到堆棧底層的邏輯控制芯片Logic Die，這點(diǎn)和HMC是相同的。然后，這些DRAM堆棧通過Interposer中介層連接到 CPU 或 GPU。

雖然這些 HBM 堆棧沒有與 CPU 或 GPU 進(jìn)行3D集成，但它們通過中介層緊密而快速地連接在一起，以至于 HBM 的特性與片上集成 RAM 幾乎沒有區(qū)別。

HBM由和海力士和AMD共同研發(fā)，其推出時(shí)間為2013年，被HMC晚了兩年。

HBM使用了 128 位寬通道，最多可堆疊 8 個(gè)通道，形成 1024 位接口，總帶寬在 128GB/s 至 256GB/s 之間。

DRAM Technology

3、HMC vs HBM

比較HMC和HBM，我們可以看出，二者是何其的相似，都是DRAM堆疊在邏輯控制器之上，都采用了3D TSV技術(shù)，都是由大廠推出（HMC：美光+英特爾；HBM：海力士+AMD），HMC推出時(shí)間2011年，HBM為2013年，也很接近。

今天HBM如日中天，HMC卻已經(jīng)淡出江湖，是何緣由呢？

筆者分析大致有以下兩個(gè)原因：1.結(jié)構(gòu)差異，2.行業(yè)標(biāo)準(zhǔn)。

結(jié)構(gòu)差異

雖然HMC和HBM結(jié)構(gòu)相似，都是將DRAM堆疊在邏輯控制器之上，并且都采用了3D TSV技術(shù)，但是，HBM卻多了一層Interposer，通過Interposer將DRAM堆棧和GPU緊密集成在一起?？梢哉f有GPU的地方，必有HBM。

HBM通過GPU確定了自己的地位，AMD和英偉達(dá)先后都選擇了HBM來作為自家顯卡的內(nèi)存，正趕上人工智能的大潮，不火都難。

HMC將內(nèi)存堆棧放置在距離CPU/GPU 很遠(yuǎn)的位置的方法意味著3D芯片堆疊和固有的低延遲的大部分優(yōu)勢(shì)都會(huì)喪失，畢竟物理定律是誰也無法逃脫的，信號(hào)的傳輸速度只能那么快。遠(yuǎn)，就意味著更大的延遲。

假設(shè)分別包含HBM和HMC的系統(tǒng)，我們來繪制最小的立方體，并檢查其功能密度，即單位體積內(nèi)包含的功能單位的數(shù)量，可以簡(jiǎn)單理解為單位體積內(nèi)包含的晶體管數(shù)量。可以看出HBM要明顯大于HMC，即HBM的功能密度更高，因此，作為先進(jìn)封裝的重要指標(biāo)來說，HBM的先進(jìn)程度更高。在熱量能夠散出的前提下，緊湊緊湊再緊湊就是先進(jìn)封裝的設(shè)計(jì)原則，為此，我提出了功能密度定律，作為描述系統(tǒng)集成度的重要依據(jù)。詳見拙著《基于SiP技術(shù)的微系統(tǒng)》。通過3D TSV 集成，垂直堆疊芯片，解決了芯片上晶體管等微小組件的一個(gè)重要問題：距離。通過將器件垂直堆疊在一起，可以最大限度縮短它們之間的距離，從而減少延遲和功耗。

這一點(diǎn)上，HMC和HBM都做到了。然而，HMC沒有 Interposer，無法和CPU/GPU進(jìn)行緊密的集成，因而影響其功能密度, 而HBM卻通過Interposer將內(nèi)存堆棧和CPU/GPU進(jìn)行緊密集成，有效地提升其功能密度，從而在競(jìng)爭(zhēng)中勝出。HMC是典型的3D集成技術(shù)，而HBM則更高一籌，被稱為3.5D集成技術(shù)，別小看這0.5個(gè)維度，它能帶來更緊密的集成度，從而提高系統(tǒng)的功能密度。

從結(jié)構(gòu)上來說，HBM真正擊敗HMC的原因是什么呢？距離。

有人問，HMC敗北HBM是因?yàn)樗?a class="article-link" target="_blank" href="/baike/529585.html">3D封裝而HBM是3.5D嗎？是的，確實(shí)可以這么理解。

行業(yè)標(biāo)準(zhǔn)

結(jié)構(gòu)上的短板，使得HMC必然在功能密度上比不上HBM，在HBM推出后，HMC頹勢(shì)已顯。而給HMC致命一擊的是，HBM推出沒多久，就被定為了JEDEC行業(yè)標(biāo)準(zhǔn)，而HMC雖然比HBM早兩年推出，卻只有一個(gè)HMCC在苦苦支撐。一個(gè)是行業(yè)內(nèi)主要科技公司都認(rèn)可的大組織，一個(gè)是美光自己拉起來的小圈子，比賽還沒正式開始，勝負(fù)就已經(jīng)分出。

擁有數(shù)百家會(huì)員公司的JEDEC奉行一公司一票與三分之二多數(shù)的制度，從而降低了標(biāo)準(zhǔn)制定被任何一家或一批公司所把控的風(fēng)險(xiǎn)。也就是說，JEDEC標(biāo)準(zhǔn)的話語權(quán)并不由巨頭所掌握，只有大家真正認(rèn)可，才會(huì)最終被推行為正式標(biāo)準(zhǔn)。2018年，人工智能開始興起，高帶寬成為了內(nèi)存行業(yè)的重心，和GPU緊密綁定的HBM贏得了最大的市場(chǎng)，主推該標(biāo)準(zhǔn)的海力士與三星成了大贏家，HBM的大客戶英偉達(dá)和AMD也因此而賺的盆滿缽滿。HMC早就沒有了2011年剛推出時(shí)的風(fēng)光，門可羅雀，美光也不再執(zhí)迷不悟，于2018年8月宣布正式放棄HMC，轉(zhuǎn)向HBM。美光畢竟晚了一步，市場(chǎng)份額明顯落后于兩家韓廠，根據(jù)最新數(shù)據(jù)，SK 海力士占據(jù)全球 HBM 市場(chǎng) 50% 的份額，位居第一；三星緊隨其后，占據(jù) 40% 的份額；而美光屈居第三，僅占據(jù) 10% 的市場(chǎng)份額。人工智能的興起，或許是壓倒HMC的最后一根稻草。事到如今，美光也不由地感慨：既生瑜何生亮？

在半導(dǎo)體江湖，新技術(shù)層出不窮，波浪蕩漾的湖面，星星點(diǎn)點(diǎn)，閃耀著科技的光芒。有些技術(shù)曾經(jīng)光芒四溢，最終卻黯然退出，有些卻能長(zhǎng)時(shí)間屹立不倒，并推動(dòng)人類科技的偉大進(jìn)步。成王敗寇，半導(dǎo)體江湖也是如此。

作 者 著 作

《基于SiP技術(shù)的微系統(tǒng)》內(nèi)容涵蓋“概念和技術(shù)”、“設(shè)計(jì)和仿真”、“項(xiàng)目和案例”三大部分，包含30章內(nèi)容，總共約110萬+字，1000+張插圖，約650頁。

關(guān)注SiP、先進(jìn)封裝、微系統(tǒng)，以及產(chǎn)品小型化、低功耗、高性能等技術(shù)的讀者推薦本書。