加入星計(jì)劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

PLL

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

PLL(Phase Locked Loop)： 為鎖相回路或鎖相環(huán)，用來(lái)統(tǒng)一整合時(shí)鐘信號(hào)，使高頻器件正常工作，如內(nèi)存的存取資料等。PLL用于振蕩器中的反饋技術(shù)。 許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應(yīng)用時(shí)，由相應(yīng)的器件VCO，實(shí)現(xiàn)轉(zhuǎn)成高頻，但并不穩(wěn)定，故利用鎖相環(huán)路就可以實(shí)現(xiàn)穩(wěn)定且高頻的時(shí)鐘信號(hào)。

PLL(Phase Locked Loop)： 為鎖相回路或鎖相環(huán)，用來(lái)統(tǒng)一整合時(shí)鐘信號(hào)，使高頻器件正常工作，如內(nèi)存的存取資料等。PLL用于振蕩器中的反饋技術(shù)。 許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應(yīng)用時(shí)，由相應(yīng)的器件VCO，實(shí)現(xiàn)轉(zhuǎn)成高頻，但并不穩(wěn)定，故利用鎖相環(huán)路就可以實(shí)現(xiàn)穩(wěn)定且高頻的時(shí)鐘信號(hào)。收起

查看更多
  • SOC里晶振和PLL分別發(fā)揮什么作用？
    晶發(fā)電子專注17年晶振生產(chǎn),晶振產(chǎn)品包括石英晶體諧振器、振蕩器、貼片晶振、32.768Khz時(shí)鐘晶振、有源晶振、無(wú)源晶振等，產(chǎn)品性能穩(wěn)定,品質(zhì)過(guò)硬,價(jià)格好,交期快.國(guó)產(chǎn)晶振品牌您值得信賴的晶振供應(yīng)商。在現(xiàn)代電子設(shè)備中，SOC作為一種集成度極高的芯片，包含了處理器、內(nèi)存、外設(shè)接口等多個(gè)功能模塊。為了確保這些模塊的協(xié)調(diào)工作，需要一個(gè)精確且穩(wěn)定的時(shí)鐘信號(hào)。晶振和PLL是SOC中生成和管理時(shí)鐘信號(hào)的關(guān)鍵組
  • 燦芯半導(dǎo)體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關(guān)解決方案
    一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司（燦芯股份，688691）宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數(shù)分頻，最高輸出頻率4.5Ghz，另外還支持?jǐn)U頻時(shí)鐘（SSC）功能，可以為客戶提供多功能的小數(shù)分頻 PLL解決方案。 PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數(shù)關(guān)系。小數(shù)分頻P
  • 解決ORAN基礎(chǔ)設(shè)施中面臨的網(wǎng)絡(luò)同步挑戰(zhàn)
    解決ORAN基礎(chǔ)設(shè)施中面臨的網(wǎng)絡(luò)同步挑戰(zhàn)
    開(kāi)放式無(wú)線接入網(wǎng)絡(luò)（ORAN）技術(shù)的市場(chǎng)規(guī)模及其在實(shí)施5G服務(wù)中的作用呈現(xiàn)出快速增長(zhǎng)的潛力。各大移動(dòng)網(wǎng)絡(luò)運(yùn)營(yíng)商（MNO）都在尋求更低的成本、更高的靈活性以及避免供應(yīng)商鎖定的能力。這些優(yōu)勢(shì)可通過(guò)采用多家供應(yīng)商的可互操作技術(shù)來(lái)實(shí)現(xiàn)。運(yùn)營(yíng)商也可以從實(shí)時(shí)性能中受益。 ORAN代表著無(wú)線接入網(wǎng)絡(luò)（RAN）演進(jìn)的最新進(jìn)展，RAN始于1979年1G的推出。2G于1991年推出，3G于2001年推出。4G長(zhǎng)期演進(jìn)
  • 從電源管理模塊入手，助你實(shí)現(xiàn)高性能的PLL設(shè)計(jì)
    從電源管理模塊入手，助你實(shí)現(xiàn)高性能的PLL設(shè)計(jì)
    基本構(gòu)建模塊，通常用在無(wú)線電接收機(jī)或發(fā)射機(jī)中，主要提供"本振"(LO)功能；也可用于時(shí)鐘信號(hào)分配和降噪，而且越來(lái)越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時(shí)鐘源。由于每一代PLL的噪聲性能都在改善，因此電源噪聲的影響變得越來(lái)越明顯，某些情況下甚至可限制噪聲性能。我們今天討論下圖1所示的基本PLL方案，并考察每個(gè)構(gòu)建模塊的電源管理要求。
  • 學(xué)子專區(qū)—ADALM2000實(shí)驗(yàn)：鎖相環(huán)
    目標(biāo) 本實(shí)驗(yàn)活動(dòng)介紹鎖相環(huán)(PLL)。PLL電路有一些重要的應(yīng)用，例如信號(hào)調(diào)制/解調(diào)（主要是頻率和相位調(diào)制）、同步、時(shí)鐘和數(shù)據(jù)恢復(fù)，以及倍頻和頻率合成。在這項(xiàng)實(shí)驗(yàn)中，您將建立一個(gè)簡(jiǎn)單的PLL電路，讓您對(duì)PLL操作有基本的了解。 背景知識(shí) PLL是一種反饋系統(tǒng)，用于調(diào)節(jié)或鎖定壓控振蕩器(VCO)輸出與輸入基準(zhǔn)信號(hào)之間的相位差，如圖1所示。VCO是一種振蕩器，其輸出頻率是某個(gè)輸入控制電壓的函數(shù)。通常，
  • PLL為什么是這么一個(gè)結(jié)構(gòu)呢？
    如果用一個(gè)自由振蕩的振蕩器，給MCU提供時(shí)鐘。會(huì)咋樣呢？首先，得說(shuō)一下，簡(jiǎn)單的LC自由振蕩的振蕩器的頻率很脆弱。
  • LDO輸出噪聲對(duì)VCO相噪的影響
    和信號(hào)的相位噪聲一樣，LDO的噪聲在頻譜上并非平均分布，同樣的，LDO噪聲和相位噪聲也類似，計(jì)算的都是1Hz里面的能量。
  • 如何為ADC增加隔離而不損害其性能呢？
    對(duì)于隔離式高性能ADC，一方面要注意隔離時(shí)鐘，另一方面要注意隔離電源。SAR ADC傳統(tǒng)上被用于較低采樣速率和較低分辨率的應(yīng)用。
  • 如何評(píng)估分布式PLL系統(tǒng)的相位噪聲？這里有個(gè)好方法
    對(duì)于數(shù)字波束成形相控陣，要生成本地振蕩器（LO），通常會(huì)考慮的實(shí)現(xiàn)方法是向分布于天線陣列中的一系列鎖相環(huán)分配常用基準(zhǔn)頻率。對(duì)于這些分布式鎖相環(huán)，目前文獻(xiàn)中還沒(méi)有充分記錄用于評(píng)估組合相位噪聲性能的方法。
  • 還在被三階/四階/運(yùn)算放大器濾波器PLL這些概念困擾？這篇文章幫你搞懂它
    這是關(guān)于現(xiàn)代合成器的系列文章的第一篇文章，本文介紹了基本的鎖相環(huán)操作以及各種拓?fù)浣Y(jié)構(gòu)。
  • IDT，以先進(jìn)時(shí)鐘產(chǎn)品應(yīng)對(duì)接口挑戰(zhàn)
    “當(dāng)前系統(tǒng)設(shè)計(jì)中的性能瓶頸已經(jīng)向接口層面轉(zhuǎn)移。”IDT公司系統(tǒng)架構(gòu)總監(jiān)Ian Dobson近日在其新產(chǎn)品可編程通用頻率轉(zhuǎn)換器8T49N28x的發(fā)布會(huì)上如是說(shuō)。
  • ADIsimPLL
    ADIsimPLL是Analog Devices（ADI）公司開(kāi)發(fā)的一款用于相位鎖定環(huán)（Phase-Locked Loop，簡(jiǎn)稱PLL）設(shè)計(jì)和仿真的軟件工具。它提供了一個(gè)全面的、用戶友好的界面，可以幫助工程師進(jìn)行PLL系統(tǒng)的設(shè)計(jì)、優(yōu)化和驗(yàn)證。ADIsimPLL是一個(gè)強(qiáng)大且靈活的工具，被廣泛應(yīng)用于通信、射頻、無(wú)線電和其他領(lǐng)域的PLL設(shè)計(jì)中。
    2650
    2023/12/05
  • 什么是PLL，F(xiàn)PGA中如何使用PLL
    相位鎖定環(huán)（Phase-Locked Loop, PLL）是一種常見(jiàn)的電路和信號(hào)處理技術(shù)，廣泛應(yīng)用于數(shù)字信號(hào)處理、通信系統(tǒng)、時(shí)鐘生成和同步等領(lǐng)域。在現(xiàn)代數(shù)字電路設(shè)計(jì)中，可編程邏輯器件（Field-Programmable Gate Array, FPGA）是一種重要的集成電路，而PLL則扮演著關(guān)鍵角色。本文將介紹PLL的基本原理和在FPGA中的應(yīng)用。
    1721
    08/21 10:22
    PLL
  • 鎖相環(huán)電路的作用是什么
    鎖相環(huán)電路（Phase-Locked Loop，簡(jiǎn)稱PLL）是一種廣泛應(yīng)用于電子設(shè)備中的反饋控制系統(tǒng)。其作用是將輸入信號(hào)與參考信號(hào)進(jìn)行頻率和相位的匹配，以實(shí)現(xiàn)多種功能，例如頻率合成、時(shí)鐘恢復(fù)、數(shù)據(jù)解調(diào)等。本文將介紹鎖相環(huán)電路的作用及其在各個(gè)領(lǐng)域的應(yīng)用。

正在努力加載...