在集成電路中對瞬態(tài)保護的需求是由追求以更低的成本提高可靠性所驅(qū)動的。改進的主要努力通常指向盡可能低的過電壓相關(guān)的發(fā)生率
壓力。雖然電氣過度壓力(EOS)始終是故障的潛在原因;正確處理、接地和關(guān)注環(huán)境原因的紀(jì)律可以將EOS故障原因減少到非常低的水平。然而,敵對環(huán)境的性質(zhì)并不總是可以預(yù)測的。靜電放電(ESD)在某種程度上總是存在的,最好的ESD接口保護可能仍然不夠客戶端。隨著固態(tài)技術(shù)的進步,與ESD相關(guān)的集成電路故障的發(fā)生越來越少見。ESD和EOS故障都有持續(xù)的趨勢,部分原因是由于當(dāng)今VLSI電路的較小幾何形狀。