276
CINNO Research產(chǎn)業(yè)資訊，半導(dǎo)體行業(yè)正迎來業(yè)界轉(zhuǎn)折點(diǎn)。隨著物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等推動(dòng)的市場新一輪增長，對(duì)半導(dǎo)體需求從未如此之高。然而，另一方面，遵循摩爾定律的傳統(tǒng)二維縮放技術(shù)正在達(dá)到極限。半導(dǎo)體廠商長期以來所依賴的PPACt（功耗、性能、單位面積成本和產(chǎn)品上市時(shí)間）的穩(wěn)步改善可能會(huì)被打亂。尤其在邏輯芯片領(lǐng)域表現(xiàn)尤為突出，因?yàn)檫壿嬓酒菐缀跛?a class="article-link" target="_blank" href="/tag/%E7%94%B5%E5%AD%90%E4%BA%A7%E5%93%81/">電子產(chǎn)品的主要處理器，因而需要有高功率和高性能。
根據(jù)日媒mynavi Applied Materials報(bào)道，為深入研究該問題，Applied Materials（應(yīng)用材料公司）于近日舉辦了「邏輯大師班」 （Logic Master Class），AMAT的工程師和行業(yè)專家探討了持續(xù)改進(jìn)PPACt和其它邏輯擴(kuò)展路線圖的挑戰(zhàn)和解決方案。
此次邏輯大師班所涉及的領(lǐng)域包括晶體管和接線縮放、圖案化和設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（DTCO）的縮放技術(shù)。所有這些領(lǐng)域的共同點(diǎn)是需要采用新的芯片架構(gòu)、新的三維結(jié)構(gòu)、新的材料、新的形狀微縮化方法和半導(dǎo)體芯片的先進(jìn)封裝技術(shù)等一系列組合，來補(bǔ)充傳統(tǒng)的二維縮放技術(shù)。
本報(bào)道介紹邏輯大師班所涉及的一些主題，特別是為了擴(kuò)展先進(jìn)的邏輯半導(dǎo)體所必須克服的晶體管設(shè)計(jì)和物理限制領(lǐng)域。
晶體管的開關(guān)速度和差異
晶體管作為開關(guān)，為實(shí)現(xiàn)最佳性能，主要是通過最大限度地提高驅(qū)動(dòng)電流和降低電容和電阻來減少開關(guān)延遲。
例如，FinFET晶體管（鰭式場效晶體管）通過調(diào)整各種物理參數(shù)，如翅片高度、通道的柵極長度、電子通過通道的遷移率、施加在開關(guān)的閾值電壓、以及控制開關(guān)的開啟/關(guān)閉狀態(tài)的柵極氧化膜厚度等，來加快運(yùn)行速度。為減少電阻，會(huì)將高活性的摻雜物注入到通道附近區(qū)域。
另一個(gè)重要因素是晶體管之間的變化。特定電路中速度最慢的晶體管會(huì)成為性能瓶頸，因此電路中各個(gè)元器件性能差異越小，電路速度越快。
阻礙FinFET性能的因素：翅片曲率
在新一代FinFET設(shè)計(jì)中存在著一個(gè)緊迫問題。FinFET的結(jié)構(gòu)分為三個(gè)主要模塊：通道和淺溝隔離、High-k/金屬柵極（HKMG）和晶體管源/漏極電阻。
圖1：FinFET的三個(gè)主要模塊：（1）通道和淺溝隔離（2）High-k/金屬柵極（HKMG）（3）晶體管源/漏極電阻
對(duì)于通道和淺溝隔離模塊，業(yè)界一直試圖通過增加翅片高度和縮小翅片寬度來提高速度。然而，如果翅片做得更高更窄，在制造過程中，由于翅片之間的器件分離氧化膜的應(yīng)變導(dǎo)致翅片在制造過程中容易彎曲。這種彎曲的反作用力會(huì)帶來應(yīng)變，降低電子遷移率，影響閾值電壓并增加晶體管的性能差異。因此需要新的材料工程解決方案來消除這些翅片的彎曲。
圖2：隨著FinFET規(guī)模的擴(kuò)大，形成晶體管柵極的翅片變得更高更窄，同時(shí)更脆弱，在制造過程中容易彎曲。這導(dǎo)致了性能和功率的下降
恢復(fù)界面和HKMG縮放比例步伐
HKMG模塊是晶體管的心臟。它的金屬堆棧結(jié)構(gòu)極其復(fù)雜，由至少七層組成，包括界面層、High-k層和金屬柵極層等。
圖3：High-k/金屬柵極的橫截面圖。界面和High-k層的縮放通過減少柵極氧化膜影響晶體管的速度
界面層和High-k層的縮放對(duì)于減少柵極氧化層非常重要，這將促使晶體管的驅(qū)動(dòng)電流增加。調(diào)整金屬柵極可確保晶體管的正常工作，并能決定閾值電壓。但問題是，在14nm節(jié)點(diǎn)之后，界面層和High-k層的縮放比例與增加晶體管驅(qū)動(dòng)電流的其它物理參數(shù)的步伐不一致。因此，需要?jiǎng)?chuàng)新來恢復(fù)界面和High-k的縮放步伐。
隨著工藝節(jié)點(diǎn)的發(fā)展，觸點(diǎn)面積減少
第三個(gè)關(guān)鍵因素是晶體管源/漏極電阻模塊。隨著每個(gè)新的微縮化工藝的引入，晶體管觸點(diǎn)的面積在每個(gè)技術(shù)節(jié)點(diǎn)上縮小約25%，帶來電阻增加。造成這種現(xiàn)象的主要因素是金屬觸點(diǎn)和硅晶體管之間的界面電阻以及在源/漏極區(qū)域產(chǎn)生的外部電阻。
圖4：導(dǎo)致晶體管接觸電阻增加的主要因素是金屬觸點(diǎn)和硅晶體管之間的界面電阻，以及在源/漏極區(qū)域產(chǎn)生的外部電阻
減輕界面和源/漏極的外部電阻需要新的材料和多個(gè)工藝流程的協(xié)調(diào)優(yōu)化。
為GAA型晶體管打下基礎(chǔ)
如上所述，F(xiàn)inFET的翅片越來越高，越來越窄，以至于不能繼續(xù)按照目前方式發(fā)展。尤其是翅片寬度，隨著工藝微縮化的發(fā)展而越來越難以控制，導(dǎo)致閾值電壓的變化增加，設(shè)備性能下降。因此業(yè)界急于轉(zhuǎn)向一種被稱為"全方位閘門"（gate-all-around簡稱GAA）的新架構(gòu)。GAA看起來像一層側(cè)向翻轉(zhuǎn)的硅片，并相互堆疊在一起。
圖5：在GAA晶體管結(jié)構(gòu)中，F(xiàn)inFET基本上是水平的，對(duì)翅片寬度的控制從光刻和蝕刻變?yōu)橥庋雍瓦x擇性去除
GAA晶體管解決翅片變化的新方法是使用外延和選擇性去除，而不是傳統(tǒng)的光刻和蝕刻控制。這使得翅片的寬度可以得到極其精確的控制。在性能方面，實(shí)現(xiàn)減少晶體管性能的個(gè)體差異的同時(shí)，還通過縮放柵極長度增加了10-15%的驅(qū)動(dòng)電流，同時(shí)降低了功率消耗。AMAT正致力于通過利用自己的產(chǎn)品線并將其與新材料相結(jié)合來實(shí)現(xiàn)這些技術(shù)的實(shí)際應(yīng)用。
