察.jpg?orientation=landscape&width=400&height=300)
310
RISC-V 是近些年半導(dǎo)體行業(yè)繞不過(guò)的話(huà)題，既然這個(gè)架構(gòu)如此之重要，甚至被視為繼 X86 架構(gòu)和 ARM 架構(gòu)之后第三個(gè)主流架構(gòu)，那么何不借著與非網(wǎng)的力量召集一群有經(jīng)驗(yàn)、有話(huà)語(yǔ)權(quán)的資深人士來(lái)從技術(shù)、市場(chǎng)、生態(tài)等角度，共同探討一下 RISC-V 的過(guò)去、現(xiàn)狀與未來(lái)呢？
于是《RISC-V 陣營(yíng)“大閱兵”》專(zhuān)題欄目應(yīng)運(yùn)而生，并邀請(qǐng)到了來(lái)自 Silicon Labs 的首席技術(shù)官 Alessandro Piovaccari 來(lái)做客我們的“文字直播間”，受訪(fǎng)人簡(jiǎn)介見(jiàn)文末彩蛋。
?
圖 | Silicon Labs 的首席技術(shù)官 Alessandro Piovaccari
與非網(wǎng)：RISC-V 基金會(huì)董事長(zhǎng) Krste Asanovic 在今年 2 月 18 日發(fā)表博客，聲稱(chēng)“RISC-V 處理器開(kāi)源”是不存在的，那么您認(rèn)為公眾對(duì)于 RISC-V 的普遍認(rèn)知有必要因此刷新么？
Silicon Labs：RISC-V 是一種指令集架構(gòu)（ISA），不關(guān)注 RISC-V 處理器微架構(gòu)的具體設(shè)計(jì)。當(dāng)前，有幾種實(shí)現(xiàn)方法，商業(yè)化的設(shè)計(jì)，如 Si-Five 和 Andes；完全開(kāi)源的，如 OpenHW 組織（OpenHW Group）和 LowRISC。
與非網(wǎng)：為何選擇 RISC-V，對(duì)于商業(yè)化 RISC-V 處理器供應(yīng)商而言，其商業(yè)模式是否和 ARM 類(lèi)似？
Silicon Labs：沒(méi)錯(cuò)。RISC-V 處理器的商業(yè)實(shí)現(xiàn)確實(shí)與 Arm 模式有些相似。Silicon Labs 和 Arm 是長(zhǎng)期合作伙伴，我們?cè)谧约旱乃?32 位產(chǎn)品中都使用了 Arm 的 M 系列內(nèi)核作為主處理器。就目前來(lái)看，他們的處理器質(zhì)量和軟件與工具生態(tài)系統(tǒng)都是無(wú)與倫比的。即使是通過(guò)合作，任何商業(yè) RISC-V 供應(yīng)商也需要一段時(shí)間才能達(dá)到同樣的生態(tài)系統(tǒng)成熟度。就 RISC-V 而言，我們目前的應(yīng)用主要集中在針對(duì)特定應(yīng)用的硬件系統(tǒng)中的底層內(nèi)核上，例如硬件控制器、軟件定義的無(wú)線(xiàn)電助手和機(jī)器學(xué)習(xí)推理管理器，它們通常需要高度定制化，以滿(mǎn)足功耗和實(shí)時(shí)處理方面異常嚴(yán)苛的要求。此過(guò)程要求可以訪(fǎng)問(wèn)和完全控制處理器的開(kāi)源硬件。傳統(tǒng)上，我們一直使用自主開(kāi)發(fā)的 8051 架構(gòu)實(shí)現(xiàn)方法，但是 8 位處理器沒(méi)有足夠的計(jì)算能力來(lái)滿(mǎn)足現(xiàn)代嵌入式物聯(lián)網(wǎng)系統(tǒng)的需求。
與非網(wǎng)：目前 RISC-V 開(kāi)源指令集架構(gòu)有哪些經(jīng)典案例？
Silicon Labs：在盧卡·貝尼尼教授指導(dǎo)下，瑞士蘇黎世聯(lián)邦理工學(xué)院和意大利博洛尼亞大學(xué)聯(lián)合設(shè)計(jì)了 RISC-V 內(nèi)核。這些內(nèi)核已作為開(kāi)源技術(shù)通過(guò) Pulp 項(xiàng)目組織對(duì)外提供，該組織已將其中一些內(nèi)核用于微控制器和處理器實(shí)現(xiàn)，例如 Pulpino。設(shè)計(jì)團(tuán)隊(duì)創(chuàng)建了三種內(nèi)核，最初它們都由 Pulp 項(xiàng)目組織負(fù)責(zé)維護(hù)，但是現(xiàn)在已經(jīng)交給了其他組織。最小的 2 級(jí)流水線(xiàn) 32 位內(nèi)核現(xiàn)在由 LowRISC 以“Ibex”的名稱(chēng)發(fā)布并維護(hù)，而 6 級(jí)流水線(xiàn) 32 位內(nèi)核和 64 位內(nèi)核現(xiàn)在則由 OpenHW 組織以“CORE-V”的名稱(chēng)發(fā)布并維護(hù)。Silicon Labs 正在使用 CORE-V 微架構(gòu)，主要關(guān)注的是 32 位內(nèi)核。
與非網(wǎng)：對(duì)于復(fù)雜電路的應(yīng)用，采用 RISC-V 架構(gòu)來(lái)研發(fā)可能需要增加指令集，建立一些快捷路徑，這對(duì)晶圓面積的影響有多大？
Silicon Labs：計(jì)算能力是有成本的。在當(dāng)前復(fù)雜的 SoC 中——包括 Silicon Labs 創(chuàng)建的用于物聯(lián)網(wǎng)應(yīng)用的無(wú)線(xiàn)微控制器在內(nèi)——內(nèi)核會(huì)對(duì)最終裸片的尺寸造成一定的影響。在計(jì)算方面，除了片上存儲(chǔ)器，占用裸片面積最多的就是使用矩陣進(jìn)行復(fù)雜數(shù)學(xué)運(yùn)算所需的電路，其中可能包括快速傅立葉變換（FFT）引擎，用于邊緣機(jī)器學(xué)習(xí)的神經(jīng)網(wǎng)絡(luò)（NN）內(nèi)核，或用于定位的內(nèi)核。根據(jù)應(yīng)用場(chǎng)景的不同，這些技術(shù)可以作為處理器內(nèi)核的擴(kuò)展來(lái)實(shí)現(xiàn)，也可以作為單獨(dú)的協(xié)處理器實(shí)現(xiàn)。在任何情況下，如果需要這種計(jì)算能力，就需要額外的裸片面積。
與非網(wǎng)：請(qǐng)問(wèn)貴公司正在使用的 EDA 工具有哪些？晶圓代工廠(chǎng)是哪家？
Silicon Labs：Silicon Labs 的兩家領(lǐng)先 EDA 供應(yīng)商是 Cadence 和 Mentor（現(xiàn)在是西門(mén)子的一部分）。我們的兩家主要芯片代工供應(yīng)商是臺(tái)積電（TSMC）和中芯國(guó)際（SMIC）。
與非網(wǎng)：很多軟件工程師表示，RISC-V 軟件生態(tài)還不夠成熟，兼容性成最大問(wèn)題，導(dǎo)致開(kāi)發(fā)難度大，對(duì)這一觀(guān)點(diǎn)的看法如何？
Silicon Labs：重申一次，Arm 的軟件和工具生態(tài)系統(tǒng)的質(zhì)量和廣泛性是無(wú)與倫比的，RISC-V 生態(tài)系統(tǒng)要達(dá)到同樣的成熟度還需要一段時(shí)間。這種成熟度對(duì)于這些處理器的通用用途非常重要。相反，我們打算在針對(duì)特定應(yīng)用的實(shí)現(xiàn)中使用 RISC-V 內(nèi)核，在這類(lèi)實(shí)現(xiàn)中，內(nèi)核上運(yùn)行的軟件可以在芯片設(shè)計(jì)階段確定。這是一種不同類(lèi)型的開(kāi)發(fā)過(guò)程，更多是硬件和軟件協(xié)同設(shè)計(jì)，其中內(nèi)核和針對(duì)特定應(yīng)用的軟件一起進(jìn)行驗(yàn)證。
與非網(wǎng)：目前大部分公司會(huì)采用多種架構(gòu)來(lái)研發(fā)不同的產(chǎn)品，就連芯片巨頭高通也不例外，在用 ARM 公版設(shè)計(jì)一些低端芯片，請(qǐng)問(wèn)貴公司是否也是這樣的混合研發(fā)模式？?
Silicon Labs：在可預(yù)見(jiàn)的未來(lái)，Silicon Labs 將繼續(xù)在自己的所有無(wú)線(xiàn)物聯(lián)網(wǎng) SoC 中使用 Arm 內(nèi)核作為主要的和面向客戶(hù)的內(nèi)核。這些 SoC 產(chǎn)品中的許多產(chǎn)品將擁有多個(gè)內(nèi)核，其中一些內(nèi)核僅用于內(nèi)部的特定用途，以提供靈活性、更好的性能和諸如無(wú)線(xiàn)電管理和機(jī)器學(xué)習(xí)推理引擎等底層功能的可升級(jí)性。為了增加靈活性和可配置性，我們計(jì)劃將 RISC-V 開(kāi)源內(nèi)核用于一些內(nèi)部?jī)?nèi)核。我們的物聯(lián)網(wǎng)產(chǎn)品傳統(tǒng)上是基于 90 納米和 55 納米的 CMOS 工藝制造的，我們現(xiàn)在的 SoC 產(chǎn)品則是基于 40 納米工藝。因此，我們的物聯(lián)網(wǎng)市場(chǎng)仍處于摩爾定律的階段。代工廠(chǎng)已經(jīng)開(kāi)始為物聯(lián)網(wǎng) SoC 提供 22 納米工藝，并且已經(jīng)在考慮采用更先進(jìn)的工藝。因此，即使在小型 SoC（例如用于 IoT 應(yīng)用的 SoC）中集成更多內(nèi)核，也可以用非常低的成本實(shí)現(xiàn)。
與非網(wǎng)：可定制是 RISC-V 對(duì)于 ARM、X86 來(lái)說(shuō)最大的競(jìng)爭(zhēng)力，對(duì)這一觀(guān)點(diǎn)，您的看法如何？
Silicon Labs：沒(méi)錯(cuò)。定制化是開(kāi)源 RISC-V 內(nèi)核的主要優(yōu)勢(shì)，擁有開(kāi)源硬件是定制化成功的關(guān)鍵，要付出的主要代價(jià)是軟件需要與硬件一起進(jìn)行驗(yàn)證，但是，這對(duì)于處理器的特定用途而言不是問(wèn)題。相反，對(duì)于通用處理器而言，這是一個(gè)問(wèn)題，因?yàn)樗鼈兤茐牧藰?biāo)準(zhǔn)和生態(tài)系統(tǒng)，而標(biāo)準(zhǔn)和生態(tài)系統(tǒng)是通用軟件的基礎(chǔ)。因此，這兩類(lèi)應(yīng)用場(chǎng)景是完全不同的。
與非網(wǎng)：RISC-V 的可定制是優(yōu)點(diǎn)，但也會(huì)引入它的致命缺點(diǎn)，那就是 IP 碎片化，對(duì)此您怎么看？
Silicon Labs：是的，IP 重組是一個(gè)重要的問(wèn)題，這就是為什么必須非常謹(jǐn)慎地使用定制化的原因。永遠(yuǎn)不要為了一點(diǎn)點(diǎn)小利益就去使用定制化。我們的理念是要對(duì)比一個(gè)有定制單元（比如無(wú)線(xiàn)調(diào)制解調(diào)器或者推理引擎）的混合處理器和一個(gè)不宜變更的 100%全定制的完整的處理器。很多時(shí)候，一個(gè)混合處理器，盡管有 IP 重組的問(wèn)題，但是依舊比實(shí)現(xiàn)完整的處理器或者實(shí)現(xiàn)標(biāo)準(zhǔn)處理器要容易。此外，定制版本的處理器單元應(yīng)該在產(chǎn)品系列中重復(fù)利用，而不是逐個(gè)產(chǎn)品進(jìn)行更改，從而可以在長(zhǎng)期的軟件維護(hù)中保持效率。
與非網(wǎng)：RISC-V 已經(jīng)有 10 年歷史，卻在過(guò)去一年內(nèi)突然爆發(fā)，背后的助推因素有哪些？
Silicon Labs：市場(chǎng)和生態(tài)系統(tǒng)需要演進(jìn)。工程師和企業(yè)會(huì)很自然地去嘗試尋找一條發(fā)展技術(shù)的途徑。通過(guò)多年來(lái)參加 RISC-V 峰會(huì)，人們意識(shí)到業(yè)界對(duì)開(kāi)啟新方向的興趣正日益增加。
與非網(wǎng)：您對(duì) RISC-V 技術(shù)在未來(lái) 2-3 年內(nèi)的市場(chǎng)前景有怎樣的預(yù)期？
Silicon Labs：RISC-V 的發(fā)展產(chǎn)生的很多種使用范圍很廣的內(nèi)核正在推動(dòng) SoC 開(kāi)發(fā)者在其產(chǎn)品中使用越來(lái)越多的內(nèi)核。傳統(tǒng)上只有一個(gè)內(nèi)核的器件現(xiàn)在可能會(huì)有五個(gè)或者更多內(nèi)核。即使是固定功能的產(chǎn)品，現(xiàn)在也會(huì)有一個(gè) RISC-V 微內(nèi)核。這種“處處安放微內(nèi)核”的理念正在擴(kuò)大多內(nèi)核處理器的市場(chǎng)。這也將使 Arm 受益，雖然 Arm 的市場(chǎng)份額可能會(huì)減少，但整個(gè)市場(chǎng)體量將大幅增長(zhǎng)，因此 Arm 也會(huì)實(shí)現(xiàn)更高的增長(zhǎng)。
鳴謝篇（感謝 Silicon Labs 的參與）
Alessandro Piovaccari 擔(dān)任 Silicon Labs 首席技術(shù)官，負(fù)責(zé)公司的產(chǎn)品和技術(shù)研發(fā)工作。Piovaccari 先生于 2003 年加入 Silicon Labs，負(fù)責(zé)設(shè)計(jì)公司的單芯片 FM 收音機(jī)產(chǎn)品，此類(lèi)產(chǎn)品的總出貨量已超過(guò) 15 億片。他與同事共同設(shè)計(jì)了 Silicon Labs 的單芯片電視調(diào)諧器 IC，全球十大電視制造商中有九家使用了該芯片，市場(chǎng)份額超過(guò) 70%，總發(fā)貨量達(dá) 10 億片。在此之前，Piovaccari 先生曾在 Tanner Research 公司擔(dān)任研究科學(xué)家，他于 1997 年加入該公司，負(fù)責(zé)開(kāi)發(fā) CMOS 神經(jīng)啟發(fā)圖像處理器。從 1998 年到 2003 年，他是 Cadence Design Systems 設(shè)計(jì)服務(wù)團(tuán)隊(duì)中的一員，專(zhuān)注于 CMOS 射頻集成電路（RFIC）和高速 SerDes IP 的開(kāi)發(fā)。Piovaccari 先生擁有 38 項(xiàng)專(zhuān)利，是 IEEE 的高級(jí)會(huì)員、AES 的正式會(huì)員和福布斯技術(shù)委員會(huì)的成員。Piovaccari 先生在意大利博洛尼亞大學(xué)獲得了電子工程和計(jì)算機(jī)科學(xué)學(xué)士學(xué)位和博士學(xué)位，并在約翰斯·霍普金斯大學(xué)獲得了電氣工程榮譽(yù)碩士后證書(shū)。他還擔(dān)任 Skillpoint Alliance 的董事會(huì)成員、德克薩斯大學(xué)奧斯汀分校自然科學(xué)學(xué)院 UTeach 自然科學(xué)咨詢(xún)委員會(huì)的成員和約翰斯·霍普金斯大學(xué) G. W. Whiting 學(xué)院領(lǐng)導(dǎo)力教育中心的顧問(wèn)，也是 IEEE CICC 會(huì)議指導(dǎo)委員會(huì)的成員。
更多對(duì)于 RISC-V 的原創(chuàng)文章，請(qǐng)點(diǎn)擊與非原創(chuàng)之《RISC-V 陣營(yíng)大閱兵》
