設(shè)計加快30%，西門子EDA助力高密度先進封裝領(lǐng)域制勝未來

過去幾年，芯片制程向著微型化持續(xù)推進，5nm乃至3nm的工藝制程層出不窮，逐漸逼近物理極限。同時，行業(yè)也普遍面對來自成本、風險、單片縮放的限制以及產(chǎn)品上市時間縮短，迭代壓力增加等重重挑戰(zhàn)，行業(yè)普遍認為先進封裝會成為下一階段半導體發(fā)展的重要方向，那么面向未來等先進封裝之爭，企業(yè)該如何掌握優(yōu)于競爭對手的高效設(shè)計密碼呢？

快30%， 西門子EDA xPD技術(shù)助力制勝未來
Xpedition Package Designer(xPD)是西門子 EDA面向先進封裝和2.5異構(gòu)裝配的物理設(shè)計和驗證解決方案，xPD在一個平臺中，為復雜的封裝和中介層技術(shù)提供強大的支持。xPD擁有創(chuàng)新的驗證、設(shè)計自動化、優(yōu)化和良率改善技術(shù)，可確保設(shè)計符合效能、可靠性及制造要求。

• xPD解決方案，針對包括嵌入式橋在內(nèi)的，有源和無源嵌入式器件提供全面支持。

• xPD解決方案具有Xpedition獲得專利的自動交互式草圖布線技術(shù)。

• xPD的集成式3D環(huán)境，支持在2D和3D視圖中實時查看編輯操作，無需使用特殊插件或單獨的查看器。

• 為滿足時間和性能的規(guī)范要求，需要專門調(diào)整走線，以達到匹配長度或時序預算。xPD提供了適用于高速調(diào)整的自動規(guī)劃和交互功能，在調(diào)整圖形的交互式編輯過程中，會自動更新陰影線填充和區(qū)域填充，

• 根據(jù)可用空間，經(jīng)常需要在不同區(qū)域使用不同尺寸的過孔。xPD支持根據(jù)定義的走線區(qū)域，自動調(diào)整過孔大小的規(guī)則。當走線在走線區(qū)域之間過渡時，過孔會根據(jù)每個區(qū)域定義的規(guī)則動態(tài)變化，

• 除了針對約束執(zhí)行標準動態(tài)設(shè)計規(guī)則檢查之外，xPD還包括一個強大的幾何引擎。能夠檢查復雜的工藝規(guī)則。

• xPD還包括使用準靜態(tài)場解算器，執(zhí)行部分和完整封裝寄生參數(shù)提取，以及生成IBIS封裝模型的功能。設(shè)置和啟動操作均在xPD環(huán)境中完成，簡化了非分析專家的操作流程。

• 依照 IC 晶圓代工廠的方法和技巧，眾多新興領(lǐng)先的 HDAP 流程均要求金屬區(qū)域的 GDSII 及類 IC 制造約束條件，以控制良率、處理Degassing hole和改善設(shè)計質(zhì)量。當需要對設(shè)計進行驗證和signoff時，xPD可與驗證/signoff流程的黃金標準calibre實現(xiàn)獨特集成。確?？焖贉蚀_且高效地進行GDSII 光罩 Signoff。

想要了解更多xPD解決方案？xPD專題頁面重磅上線。 在這里您可以隨時查閱xPD解決方案相關(guān)產(chǎn)品資料、白皮書、應用解決方案，或與專家直聯(lián)。西門子EDA將強勢助力，在未來高密度先進封裝之爭中脫穎而出，加快產(chǎn)品上市時間，實現(xiàn)降本增效，制勝未來！
?