對于半導(dǎo)體電子集成與光子集成的不同點。在集成度上,PIC 元件尺寸遠(yuǎn)大于 EIC,104 /chip for PIC vs. 1012 /chip for digital EIC, 與 RFIC 相近。在功耗上,激光器、調(diào)制器、放大器等有源器件的功耗大,相關(guān)的電子器件功耗比光器件本身的功耗又大很多,熱管理非常困難。在集成方式上,光子集成目前只能做混合集成,電子集成可以做到異質(zhì)集成。在封裝方式上,電引腳(pin)和 光“引腳”(fiber)的區(qū)別。
InP 和 SiPh 光子集成
以硅光子 SiPh 調(diào)制器為例,三種機制——carrier-accumulation、carrier-injection、carrier-depletion,常用的 Push-Pull Carrier-depletion,集成度高、可擴(kuò)展性好、CMOS 兼容工藝,短距傳輸性價比好,自由載流子吸收導(dǎo)致高插損和調(diào)制效率低、驅(qū)動回路阻抗受摻雜濃度和施加電壓影響、插損 / 帶寬彼此制約、激光器集成仍未解決。
鈮酸鋰產(chǎn)品線介紹——產(chǎn)品線始于意大利米蘭 Pirelli 研究實驗室
通過多次并購,強大的技術(shù)和生產(chǎn)團(tuán)隊一直致力于開發(fā)和發(fā)展用于通信、設(shè)備和傳感的最先進(jìn)的光學(xué)調(diào)制器產(chǎn)品。2019 年,Lumentum 意大利與光庫科技簽訂資產(chǎn)購買協(xié)議,2020 年 1 月完成交割。芯片 Fab 在意大利米蘭,封裝在泰國曼谷 Fabrinet。
傳統(tǒng)鈮酸鋰調(diào)制器
鈮酸鋰材料
·優(yōu)良的光學(xué)性能:350nm-5200nm 范圍內(nèi)幾乎無損耗
·電光系數(shù):r33 = 27 pm/V at 1550nm
·極好的物理和化學(xué)穩(wěn)定性
·最成熟的光學(xué)材料之一
傳統(tǒng)鈮酸鋰調(diào)制器
·高消光比
·高可靠性
·為光通訊行業(yè)立下汗馬功勞 40 多年
介紹了現(xiàn)有鈮酸鋰調(diào)制器系列產(chǎn)品
用于 400G/600G 相干的調(diào)制器
·400G/600Gbps 超高速超遠(yuǎn)距離洲際通信網(wǎng) / 海底通信網(wǎng)
·超高速城域核心網(wǎng)
用于 100G/200G 相干的調(diào)制器
·100G/200Gbps 超高速超遠(yuǎn)距離洲際通信網(wǎng) / 海底通信網(wǎng)
·超高速城域核心網(wǎng)
10G/40G 調(diào)制器家族
·FTTH 光纖到戶
·園區(qū)網(wǎng)
20G/40G 模擬調(diào)制器
·測試及科研
傳統(tǒng)鈮酸鋰調(diào)制器
·14 只嵌套 MZI
·Dual-Polarization QPSK 相干調(diào)制 Data Rate:400Gbps
·Low chirp
傳統(tǒng)鈮酸鋰調(diào)制器的問題
·折射率差?。?lt; 0.1 光波導(dǎo)約束過于寬松:5-10μm
·難于集成:長度 > 40mm, 彎曲半徑 ~ cm
·帶寬接近極限:35GHz (過長導(dǎo)致 RF/ 光信號匹配困難)
解決途徑 – Ridge 結(jié)構(gòu)
光波導(dǎo)尺寸縮小,電極距離降低,電場強度增強 Vπ L 縮小 5-10 倍,驅(qū)動電壓降低(或長度變短)長度略有減小,帶寬略有提高折射率差無改進(jìn),彎曲半徑無縮小仍然難以集成
薄膜鈮酸鋰光子集成
介紹了 SmartCut 技術(shù)。1992 年法國 CEA-Leti 電子技術(shù)研究所的 Michel Bruel 發(fā)明 SmartCut 技術(shù),用 SmartCut 技術(shù)可以將納米級厚度的單晶硅薄膜轉(zhuǎn)移到承載基底上,SmartCut 成為 Silicon-on-Insulator(SOI)的技術(shù)基礎(chǔ)之一,Soitec 從 CEA-Leti 獨立出來專門研發(fā) SOI 和 SmartCut 技術(shù)并生產(chǎn)設(shè)備。也介紹了鈮酸鋰薄膜材料(LNOI)制作。
關(guān)于薄膜鈮酸鋰光波導(dǎo)(TFLN WG)制作半,導(dǎo)體工藝在 LNOI 上制作 TFLN WG (RIE, ICP-RIE, CMP),光子層器件保持鈮酸鋰材料的優(yōu)點:低插損、高折射率、高電光系數(shù)。
薄膜鈮酸鋰光子集成與其他光集成平臺的比較
最后,也指出了薄膜鈮酸鋰光子集成面臨的挑戰(zhàn)。
波導(dǎo)制程
·垂直波導(dǎo)壁困難:< 70o
可以做混合集成(Hybrid Integration)
·亞微米級對準(zhǔn)(sub-micron alignment)
難以做異質(zhì)集成(Heterogenous Integration)
信號完整性(SI)
·布線復(fù)雜,via 困難,限于二維,導(dǎo)致線路集度增高
通用 Foundry 和 PDK 尚不完善
更多精彩內(nèi)容,歡迎蒞臨訊石會議現(xiàn)場聆聽。