18
?
“EDA 產(chǎn)業(yè)的耕耘是一個比較漫長的過程，從芯禾 7 年前創(chuàng)辦，到現(xiàn)如今舉辦首屆用戶大會，更是見證了這一點。2010 年芯禾科技創(chuàng)立，產(chǎn)品服務(wù)覆蓋 IC 設(shè)計、晶圓流片、封裝到系統(tǒng)，擁有 70 余客戶，已成長為國內(nèi) EDA 軟件、IPD 集成無源器件、SiP 系統(tǒng)級封裝領(lǐng)導(dǎo)者。這得益于芯禾多年以來的布局，經(jīng)過多年的投入，從 2013 年開始有了比較快的收入增長。而芯禾的核心優(yōu)勢就是客戶驅(qū)動與自主研發(fā)。”芯禾科技 CEO 凌峰博士在上海舉辦的“2017 用戶大會”上如是說。
芯禾科技創(chuàng)始人、CEO 凌峰博士
本次用戶大會還分成 IC 和高速設(shè)計分論壇，聯(lián)合思科、中芯國際等用戶代表，分享了多個熱門行業(yè)應(yīng)用。
芯禾，初心為何？
盡管我國集成電路事業(yè)已經(jīng)解決了缺芯這個最大痛點，但就全球芯片生態(tài)鏈而言，我國在芯片設(shè)計軟件、指令集、制造設(shè)備方面與國外的差距較大。目前芯片結(jié)構(gòu)設(shè)計主要依靠 EDA，而市場被國外 Cadence、Mentor （被西門子收購）、ALTIUM、Synopsys 等公司壟斷。芯禾為何要探索這片市場呢？
芯禾認(rèn)為，半導(dǎo)體行業(yè)的兩大核心推動力就是移動通信和即時信息獲取。便隨著云計算、大數(shù)據(jù)、人工智能等應(yīng)用的發(fā)展，數(shù)據(jù)的傳輸與處理要求高速度和低延遲，如今移動通信已從最初的 2G 已發(fā)展到即將到來的 5G，與此同時，高速數(shù)據(jù)通信行業(yè)也正在從 100G（NRZ 模塊）進(jìn)階到 400G（PAM4 模塊），這便要求供應(yīng)鏈各環(huán)節(jié)不斷誕生更先進(jìn)的技術(shù)?！斑@是對 EDA/IP 行業(yè)的要求與挑戰(zhàn)，同時，也是巨大的機遇，EDA 將有更多發(fā)展空間。因此，我們要做國產(chǎn)的 EDA，完善中國半導(dǎo)體供應(yīng)鏈、提供定制化解決方案以推動中國自主創(chuàng)新”，凌峰博士表示。
芯禾生態(tài)全覽
EDA
正如凌峰博士所說，芯禾核心優(yōu)勢是客戶驅(qū)動與自主研發(fā)。芯禾工程副總裁代文亮博士介紹，芯禾開發(fā)了各種先進(jìn)的電磁場求解器技術(shù)，因此形成了具有競爭力的 EDA/IP 解決方案，包括射頻集成電路解決方案、高速信號完整性分析解決方案。
隨著 IC 工藝的先進(jìn)化，分立半導(dǎo)體器件混合電路被 RFIC 這種新型射頻器件取代成為必然趨勢，而設(shè)計周期縮減、盡快面市成為任何廠商的制勝關(guān)鍵。
鑒于此，芯禾提供一套內(nèi)嵌基于矩量法的三維全波電磁場仿真器的高效工具集，包括射頻芯片設(shè)計驗證工具 IRIS、射頻 / 微波電路設(shè)計驗證工具 IRIS Plus、無源器件 PDK 建模工具 iModeler、無源器件 PDK 驗證工具 iVerifier，可降低 EM 仿真時間、提高設(shè)計效率。利用該工具集，設(shè)計人員只需在 Cadence 設(shè)計環(huán)境下就可完成 EM 仿真，同時實現(xiàn)前端設(shè)計、EM 仿真、反標(biāo)的全結(jié)合。
芯禾科技創(chuàng)始人、工程副總裁代文亮博士
?
當(dāng)下，傳統(tǒng)設(shè)計方法很難在保證高速信號傳輸質(zhì)量的情況下一次設(shè)計成功。芯禾高速信號完整性分析解決方案提供三維過孔建模和分析工具 ViaExpert、高速通道分析工具 ChannelExpert 高速分析工具、封裝和板級信號完整性分析工具 Hermes SI 等。
?
?
IPD：無源器件小型化利器
當(dāng)越來越多的無源器件被手機等終端采用，如何實現(xiàn)微型化成為一大挑戰(zhàn)。芯禾 IPD 是在硅基板上采用光刻技術(shù)，通過蝕刻出不同圖形形成不同器件，從而實現(xiàn)無源器件的高度集成、低成本、更好可靠性等。代文亮博士表示，芯禾與中芯國際等代工廠等合作伙伴，可保證一次流片即可實現(xiàn)設(shè)計目標(biāo)，而業(yè)內(nèi)其他方案卻需要幾次流片才可實現(xiàn)。
SiP：解決 SoC 最大難點
對于高度集成的 SoC 而言，在一個芯片上實現(xiàn)數(shù)字、模擬、RF 等功能，工藝兼容成為一大難題。而 SiP 卻可在實現(xiàn)高度集成的情況下，規(guī)避掉這一問題。芯禾 SiP 解決方案將不同功能的芯片在三維空間進(jìn)行多形式的組合，整合在同一封裝之內(nèi)。
代文亮博士表示，芯禾 EDA、IPD、SiP 解決方案構(gòu)成了一個完整而強大的生態(tài)。芯禾的核心優(yōu)勢在于“互操作性”。
七年耕耘，芯禾產(chǎn)品之路
芯禾科技 EDA 部門工程總監(jiān)蔣歷國介紹，在 2011 年度到 2015 年間，芯禾每年推出一款 EDA 新產(chǎn)品，而 2016 年開始加快了步伐，2016 年推出 4 款、2017 年預(yù)計推出 4 款。
這些新品都是基于客戶的需求，并結(jié)合自身優(yōu)勢打造的，一些產(chǎn)品在國內(nèi)甚至是無競爭的狀態(tài)。對于產(chǎn)品更新的規(guī)劃是，5 月、10 月進(jìn)行大版本的更新，一年分為三個周期，并結(jié)合 2 個月一次的小版本更新。最新推出的 2017 版本實現(xiàn)了仿真引擎參數(shù)大幅提升、兼容各大主流 EDA 工具、具有神經(jīng)網(wǎng)絡(luò)等炫酷算法、軟件全新升級操作更簡單。
與非網(wǎng)原創(chuàng)報道，未經(jīng)許可，不得轉(zhuǎn)載！
