2
?
筆者從上個世紀80年代初就一直在EDA行業(yè)摸爬滾打，這么多年來，我記得，新工藝的開發(fā)大部分都是集中在最新的節(jié)點上，那些老節(jié)點很快地被置于后備支持模式下。新的節(jié)點最大的改進來自于靜態(tài)和動態(tài)電壓的下降、生產(chǎn)流程和性能的提升。只有少數(shù)由小產(chǎn)量的晶圓廠開發(fā)的利基節(jié)點時常做些改進。今天，物聯(lián)網(wǎng)的出現(xiàn)改變了這種格局。
隨著物聯(lián)網(wǎng)芯片預計將達數(shù)十億級別的產(chǎn)量，代工廠、EDA和IP供應商開始重視并審視他們的大節(jié)點產(chǎn)品。這種行為最大的驅(qū)動力來自于對低功耗和不斷激增的無線組件的需求。這里我們提到低功耗時，并不是指它需要的冷卻風扇更少，而是說它可以在太陽能的支持下運行數(shù)月，或者讓一款可穿戴設(shè)備持續(xù)工作數(shù)周再進行充電。
對可穿戴產(chǎn)品來說，使用更大容量的電池不是一個好主意。通常的可穿戴設(shè)備所用鋰電池容量可能都小于20毫安，需要3.7V的供電電壓。在休眠模式下，其待機功耗需要達到微安級，而不是毫安級。為了電池續(xù)航能力，需要用到教科書上所有能用到的技巧：電壓孤島、電源孤島、低泄露電流的單元庫、亞閾值工作電壓等等。
顯然，臺積電對這些問題已經(jīng)斟酌許久，他們得出的結(jié)論是單純升級工藝并不能解決新產(chǎn)品所面臨的功耗問題。所以臺積電宣布與其開放創(chuàng)新平臺的合作伙伴們合作開發(fā)物聯(lián)網(wǎng)平臺。在這個計劃中，臺積電將推出其0.18um、90nm、55nm、40nm和28nm工藝的超低功耗版本。其中一些將會同時集成嵌入式flash，并具備支持射頻設(shè)計的能力。
臺積電希望能夠把它的超低功耗工藝的工作電壓降低20%到30%，再加上一些現(xiàn)成的功率降低技術(shù)，可以把電池壽命提高2到10倍。
臺積電透露，目前有以下一些合作伙伴參與了這個計劃：
ARM - 針對Cortex-M和Cordio射頻IP的物聯(lián)網(wǎng)子系統(tǒng)，工作在55nm超低功耗工藝上，可以在低于1V的電壓下運行，能顯著節(jié)省功耗。
Cadence - 同樣是針對55nm超低功耗工藝，Cadence提供能在最優(yōu)的功率水平下運行、用于傳感器和外設(shè)接口的Tensilica Fusion DSP。Tensilica核同樣能用于可穿戴設(shè)備中的WiFi和物聯(lián)網(wǎng)連接，以及其它物聯(lián)網(wǎng)應用。它同時支持40nm和28nm的超低功耗工藝。
Dolphin - 它帶來的是用于超低功耗設(shè)計的方法和流程，包括電壓孤島和電源孤島技術(shù)。其提供的工具能有效降低臺積電的合作伙伴們在設(shè)計中的動態(tài)和靜態(tài)功耗。
Imagination - 針對超低功耗設(shè)計的IP。Imagination提供處理器內(nèi)核、無線連接和可以作為物聯(lián)網(wǎng)的參考子系統(tǒng)的一些輔助功能。該公司為構(gòu)建大量的物聯(lián)網(wǎng)應用提供全面的IP組合。
Synopsys - 正在研究基于臺積電40nm超低功耗工藝的集成物聯(lián)網(wǎng)平臺。將包括一系列DesignWare IP。它的亮點是超低功耗的ARC EM5D處理器內(nèi)核、針對功耗和面積進行優(yōu)化的單元庫、內(nèi)存編譯器、非易失性存儲器和一些IO及傳感模塊。
上述所有的工作代表了臺積電及其合作伙伴們的一種承諾，即針對物聯(lián)網(wǎng)爆發(fā)式增長的超低功耗連接設(shè)計需求，創(chuàng)建能滿足物聯(lián)網(wǎng)的設(shè)計和產(chǎn)能需求的工藝和流程。
更多有關(guān)物聯(lián)網(wǎng)的資訊，歡迎訪問 與非網(wǎng)物聯(lián)網(wǎng)專區(qū)
與非網(wǎng)編譯，未經(jīng)許可，不得轉(zhuǎn)載！
