ARM體系結(jié)構(gòu)之：ARM體系結(jié)構(gòu)的特點(diǎn)

2.1  ARM體系結(jié)構(gòu)的特點(diǎn)

ARM內(nèi)核采用精簡指令集結(jié)構(gòu)（RISC，Reduced Instruction Set Computer）體系結(jié)構(gòu)。RISC技術(shù)產(chǎn)生于上世紀(jì)70年代。其目標(biāo)是設(shè)計(jì)出一套能在高時鐘頻率下單周期執(zhí)行、簡單而有效的指令集，RISC的設(shè)計(jì)重點(diǎn)在于降低硬件執(zhí)行指令的復(fù)雜度，這是因?yàn)?a class="article-link" target="_blank" href="/tag/%E8%BD%AF%E4%BB%B6/">軟件比硬件容易提供更大的靈活性和更高的智能。與其相對的傳統(tǒng)復(fù)雜指令級計(jì)算機(jī)（CISC）則更側(cè)重于硬件執(zhí)行指令的功能性，使CISC指令變得更復(fù)雜。

RISC的設(shè)計(jì)思想主要有以下特性。

·  Load/Store體系結(jié)構(gòu)。

Load/Store體系結(jié)構(gòu)也稱為寄存器/寄存器體系結(jié)構(gòu)或者RR系統(tǒng)結(jié)構(gòu)。在這類機(jī)器中，操作數(shù)和運(yùn)算結(jié)果不是通過主存儲器直接取回而是借用大量標(biāo)量和矢量寄存器來取回的。與RR體系結(jié)構(gòu)相反，還有一種存儲器/存儲器體系結(jié)構(gòu)，在這種體系結(jié)構(gòu)中，源操作數(shù)的中間值和最后的運(yùn)算結(jié)果是直接從主存儲器中取回的。這類機(jī)器的縮寫符號是SS體系結(jié)構(gòu)。

·  固定長度指令。

固定長度指令使得機(jī)器譯碼變得比較容易。由于指令簡單，需要更多的指令來完成相同的工作，但是隨著存儲器存取速度的提高，處理器可以更快地執(zhí)行較大代碼段（即大量指令）。

·  硬聯(lián)控制。

RISC機(jī)以硬聯(lián)控制指令為特點(diǎn)，而CISC的微代碼指令則相反。使用CISC（常常是可變長度的）指令集時處理器的語義效率最大，而簡單指令往往容易被機(jī)器翻譯。像CISC那樣通過執(zhí)行較少指令來完成工作未必省時，因?yàn)檫€要包括微代碼譯碼所需要的時間。因此，由硬件實(shí)現(xiàn)指令在執(zhí)行時間方面提供了更好的平衡。除此之外，還節(jié)省了芯片上用于存儲微代碼的空間并且消除了翻譯微代碼所需的時間。

·  流水線。

指令的處理過程被拆分為幾個更小的、能夠被流水線并行執(zhí)行的單元。在理想情況下，流水線每周期前進(jìn)一步，可獲得更高的吞吐率。

·  寄存器。

RICS處理器擁有更多的通用寄存器，每個寄存器都可存放數(shù)據(jù)或地址。寄存器可為所有的數(shù)據(jù)操作提供快速的局部存儲訪問。

表2.1總結(jié)了RISC和CISC之間主要的區(qū)別。

表2.1                  RISC和CISC之間主要的區(qū)別

為了使ARM指令集能夠更好地滿足嵌入式應(yīng)用的需要，ARM指令集和單純的RISC定義有以下幾方面的不同。

·  一些特定指令的周期數(shù)可變

并非所有的ARM指令都是單周期的。例如，多寄存器轉(zhuǎn)載/存儲的Load/Store指令的周期數(shù)就不確定，必須根據(jù)被傳送的寄存器個數(shù)而定。如果是訪問連續(xù)的存儲器地址，就可以改善性能，因?yàn)檫B續(xù)的存儲器訪問通常比隨機(jī)訪問要快。同時，代碼密度也得到了提高，因?yàn)樵诤瘮?shù)的起始和結(jié)尾，多個寄存器的傳輸是很常用的操作。

·  內(nèi)嵌桶形移位器產(chǎn)生更復(fù)雜的指令

內(nèi)嵌桶形移位器是一個硬件部件，在一個輸入寄存器被一條指令使用之前，內(nèi)嵌桶形移位器可以處理該寄存器中的數(shù)據(jù)。它擴(kuò)展了許多指令的功能，改善了內(nèi)核的性能，提高了代碼密度。

·  Thumb指令集

ARM處理器根據(jù)RICS原理設(shè)計(jì)，但是由于各種原因，在低代碼密度上它比其他多數(shù)RICS要好一些，然而它的代碼密度仍不如某些CISC處理器。在代碼密度重要的場合，ARM公司在某些版本的ARM處理器中加入了一個稱為Thumb結(jié)構(gòu)的新型機(jī)構(gòu)。Thumb指令集是原來32位ARM指令集的16位壓縮形式，并在指令流水線中使用了動態(tài)解壓縮硬件。Thumb代碼密度優(yōu)于多數(shù)CISC處理器達(dá)到的代碼密度。

·  條件執(zhí)行

只有當(dāng)某個特定條件滿足時指令才會被執(zhí)行。這個特性可以減少分支指令數(shù)目，從而改善性能，提高代碼密度。

·  DSP指令

一些功能強(qiáng)大的數(shù)字信號處理（DSP）指令被加入到標(biāo)準(zhǔn)的ARM指令中，以支持快速的16×16位乘法操作及飽和運(yùn)算。在某些應(yīng)用中，傳統(tǒng)的方法需要微處理器加上DSP才能實(shí)現(xiàn)。這些增強(qiáng)指令，使得ARM處理器也能夠滿足這些應(yīng)用的需要。

綜上所述，ARM體系結(jié)構(gòu)的主要特征如下：

·  大量的寄存器，它們都可以用于多種用途；

·  Load/Store體系結(jié)構(gòu)；

·  每條指令都條件執(zhí)行；

·  多寄存器的Load/Store指令；

·  能夠在單時鐘周期執(zhí)行的單條指令內(nèi)完成一項(xiàng)普通的移位操作和一項(xiàng)普通的ALU操作；

·  通過協(xié)處理器指令集來擴(kuò)展ARM指令集，包括在編程模式中增加了新的寄存器和數(shù)據(jù)類型。

如果把Thumb指令集也當(dāng)作ARM體系結(jié)構(gòu)的一部分，那么還可以加上：

·  在Thumb體系結(jié)構(gòu)中以高密度16位壓縮形式表示指令集。