加入星計劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
    • 四、 請求和應(yīng)答處理機(jī)制
    • 五、virtual channel(vc)Mechanism虛擬通道機(jī)制
    • 六、Data Integrity數(shù)據(jù)完整性
  • 推薦器件
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

PCI-E TLP(處理層協(xié)議)學(xué)習(xí)經(jīng)驗(yàn)分享 III

05/23 12:50
2123
閱讀需 7 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

大俠好,歡迎來到FPGA技術(shù)江湖,江湖偌大,相見即是緣分。大俠可以關(guān)注FPGA技術(shù)江湖,在“闖蕩江湖”、"行俠仗義"欄里獲取其他感興趣的資源,或者一起煮酒言歡。

今天給大俠帶來PCI-Express transaction Layer specification(處理層協(xié)議),本次PCIE TLP 學(xué)習(xí)經(jīng)驗(yàn)分享分為三篇,今天帶來第三篇,也就是最后一篇,請求和應(yīng)答處理機(jī)制(Request Handling Rules、Completion Handling)、virtual channel(vc)Mechanism虛擬通道機(jī)制(TC/VC映射、Flow Control)、Data Integrity數(shù)據(jù)完整性等內(nèi)容,話不多說,上貨。

四、 請求和應(yīng)答處理機(jī)制

處理機(jī)制就是對接收到的經(jīng)Data Link Layer進(jìn)行數(shù)據(jù)完整性驗(yàn)證的Tlp進(jìn)行處理。無效的包將被拋棄,保留字(reserved)將被忽略。以下是處理流程:

對所有的包分request handling和completion handling,按不同的規(guī)范處理。

1. Request Handling Rules

如果請求是一個不支持的請求包,并且需要響應(yīng),則Completion Status=UR,即不支持的請求。如果請求包是一個Message 包則按Message包處理規(guī)則處理,否則對這個request進(jìn)行處理。如果請求違反器件編程定義則給出ca響應(yīng),即響應(yīng)器件放棄該請求,否則做出正確應(yīng)答。

2.?Completion Handling

如果接收到一個completion包的Transaction ID和requester的Transaction ID不一致則這個應(yīng)答包是非預(yù)期包。合法的應(yīng)答包將按Compl.Status域處理并提取有效數(shù)據(jù)負(fù)荷。

五、virtual channel(vc)Mechanism虛擬通道機(jī)制

虛擬信道(virtual channel)在總線中提供用TC域來區(qū)分的虛擬信息通路,即某一傳輸通路,有不同的流程控制機(jī)制(Flow Control)。當(dāng)某流程控制出現(xiàn)擁塞時,其他通路依然暢通。VC有自己的獨(dú)立流控制,是實(shí)現(xiàn)Qos的秘訣。VC通道是解決擁塞的基礎(chǔ)。

在Switch內(nèi)部,VC通道機(jī)制如下:

1. TC/VC映射

每個TLP包并不包含具體的VC信息,VC是由TC映射得到的。每個器件的TC/VC映射是不同的,TC0/VC0是固定的。具體TC、VC映射如下:

一個或多個TC映射到一個VC,同一個TC不能映射到不同的VC上,連接雙方的映射機(jī)制一致。除了TC0外,其他的可以軟件設(shè)置。鏈路兩端的映射方案要一致,如圖是一種映射方案。

具體的虛擬通道是由VC ID決定和識別的。

2. Flow Control

每個虛擬通道有獨(dú)立的流程控制的緩沖空間。在收發(fā)雙方,流程控制信息是用數(shù)據(jù)鏈路包(DLLP)打包發(fā)送的,其中的“VC ID“就是用來載送虛擬通道的識別??偟膩碚f,流程控制是由數(shù)據(jù)交易層(Transaction Layer)搭配了數(shù)據(jù)鏈路層(Data Link Layer)來處理的,只是,處理層通常是針對接收到的TLP打包,生成TC,再由TC映射到VC。流程控制信息是FCP(Flow Control Package),即DLLP打包的一種。流程控制的信用單位是Credit,也就是接收器的緩沖空間是4DW。信用單位:就是接收端緩沖空間大小的基本單位。

流程控制能分辨三種包:posted requests(p)、non-posted requests(Np)、completions(cpl)。還可以分辨三種包的包頭Header和數(shù)據(jù)Data,可以這樣說,每個虛擬通道(VC)對應(yīng)的特定流程控制包含6種不同的流程控制信息:

1、PH=posted Request Header;

2、PD=posted request Data Payload;

3、NPH=non-posted request Header;

4、NPD=non-posted request Data Payload;

5、CPLH=completion Header;

6、CPLD=completion Data Payload。

各種包對應(yīng)的流程控制如下表:

六、Data Integrity數(shù)據(jù)完整性

主要的數(shù)據(jù)完整性保證之一是Data Link Layer中的crc(lcrc)。為了確保數(shù)據(jù)端對端的可靠性在Transaction層的TLp Digest域還選擇性的做一ECRC校驗(yàn),ECRC的初值是FFFF FFFF,算法實(shí)現(xiàn)如下:

Transaction Layer specifications只是pcie總線規(guī)范的一層規(guī)范,主要處理數(shù)據(jù)包的傳送管理,此外還有Data Link Layer規(guī)范和physical Layer規(guī)范。

此次分享到此結(jié)束,后面有時間還會給各位大俠分享關(guān)于PCIE的相關(guān)其他內(nèi)容,愿大俠持續(xù)關(guān)注,一切安好,告辭。

推薦器件

更多器件
器件型號 數(shù)量 器件廠商 器件描述 數(shù)據(jù)手冊 ECAD模型 風(fēng)險等級 參考價格 更多信息
EP2S30F672C4N 1 Altera Corporation Field Programmable Gate Array, 13552 CLBs, 717MHz, 33880-Cell, CMOS, PBGA672, 35 X 35 MM, 1 MM PITCH, FBGA-672
$490.75 查看
10M02SCU169C8G 1 Intel Corporation Field Programmable Gate Array, PBGA169, 11 X 11 MM, 0.80 MM PITCH, ROHS COMPLIANT, UBGA-169

ECAD模型

下載ECAD模型
$7.63 查看
XC7A50T-2CSG324I 1 AMD Xilinx Field Programmable Gate Array, 4075 CLBs, 1286MHz, 52160-Cell, CMOS, PBGA324, BGA-324

ECAD模型

下載ECAD模型
$88.72 查看

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

任何技術(shù)的學(xué)習(xí)就好比一個江湖,對于每一位俠客都需要不斷的歷練,從初入江湖的小白到歸隱山林的隱世高人,需要不斷的自我感悟自己修煉,讓我們一起仗劍闖FPGA乃至更大的江湖。