資訊

• FPGA的設(shè)計(jì)優(yōu)化與DDR3的使用
  

  fpga學(xué)徒一枚，會持續(xù)分享FPGA學(xué)習(xí)周報(bào)，也歡迎各位小伙伴指正。1.面積優(yōu)化：就是在實(shí)現(xiàn)預(yù)定功能的情況下，使用更小的面積。通過優(yōu)化，可以使設(shè)計(jì)能夠運(yùn)行在資源較少的平臺上，節(jié)約成本，也可以為其他設(shè)計(jì)提供面積資源。

  森森Techdaily

  182

  15小時(shí)前

  FPGA ddr3
• I2C通信模塊的設(shè)計(jì)和“AT24C64 型號的EEPROM 芯片通信”實(shí)踐
  

  I2C 是很常見的一種總線協(xié)議，使用兩條線在主控制器和從機(jī)之間進(jìn)行數(shù)據(jù)通信。一條是 SCL(串行時(shí)鐘線)，另外一條是 SDA(串行數(shù)據(jù)線)。這兩條線都需要接上拉電 阻。因?yàn)閮H有一根數(shù)據(jù)線，所以I2C通信是半雙工的。

  森森Techdaily

  296

  19小時(shí)前

  EEPROM I2C通信
• 源碼系列：基于FPGA的音樂蜂鳴器設(shè)計(jì)（附源工程）
  

  今天給大俠帶來基于FPGA的音樂蜂鳴器設(shè)計(jì)。本設(shè)計(jì)使用的是無源蜂鳴器，也可稱為聲響器，原理電路圖如下所示。它沒有內(nèi)部驅(qū)動電路，無源蜂鳴器工作的理想信號為方波，如果給直流，蜂鳴器是不響應(yīng)的，因?yàn)榇怕泛愣?，鉬片不能震動發(fā)音。

  FPGA技術(shù)江湖

  346

  12/25 16:23

  FPGA 蜂鳴器
• 源碼系列：基于FPGA的中值濾波器設(shè)計(jì)(附源碼)
  

  今天給大俠帶來基于FPGA的中值濾波器設(shè)計(jì)。本設(shè)計(jì)采用3*3的滑動窗口，先將3*3窗口中每一列數(shù)據(jù)進(jìn)行從大到小的排序，列排序后，再對窗口中每一行的數(shù)據(jù)從大到小進(jìn)行排序，之后再對窗口中對角線上的數(shù)據(jù)進(jìn)行排序，得到中間值，即為9個數(shù)的中值。其示意圖如下：

  FPGA技術(shù)江湖

  308

  12/25 14:40

  FPGA 濾波器
• 鴻道Intewell操作系統(tǒng)的Windows實(shí)時(shí)拓展方案
  鴻道Intewell作為一個國產(chǎn)工業(yè)操作系統(tǒng)，鴻道Intewell-Win為工業(yè)自動化、軌道交通、能源電力、汽車電子、儀器儀表等行業(yè)提供了一個高性能、高可靠性的實(shí)時(shí)操作系統(tǒng)解決方案，同時(shí)還保持了與Windows應(yīng)用生態(tài)的兼容性。

  -RTOS-

  107

  12/25 09:11

  RTOS Intewell
• 見證 2024｜九圖帶您回顧芯驛電子年度高光時(shí)刻
  

  2024 年，是芯驛電子技術(shù)創(chuàng)新與行業(yè)合作齊頭并進(jìn)的一年。作為一家擁有?AUMO（專注車載智能）?和?ALINX（聚焦 FPGA 行業(yè)解決方案）?品牌的企業(yè)，我們始終以客戶為中心，致力于幫助客戶降低產(chǎn)品開發(fā)驗(yàn)證成本、加速產(chǎn)品上市周期。 AUMO 智能車載領(lǐng)域的創(chuàng)新與成長 2024 年 3 月 18 日，AUMO 成功通過了 ISO 26262:2018 功能安全 ASIL D 流程認(rèn)證，標(biāo)志著芯驛

  ALINX 官方

  281

  12/25 09:04

  FPGA 核心板
• Cadence Palladium Z3 和 Protium X3 系統(tǒng)
  楷登電子（美國 Cadence 公司，NASDAQ：CDNS）在上半年推出了新一代 Cadence? Palladium? Z3 Emulation 和 Protium? X3 FPGA 原型驗(yàn)證系統(tǒng)，這是一個顛覆性的數(shù)字孿生平臺，基于業(yè)界卓越的 Palladium Z2 和 Protium X2 系統(tǒng)，旨在應(yīng)對日益復(fù)雜的系統(tǒng)和半導(dǎo)體設(shè)計(jì)，加速更先進(jìn)的 SoC 的開發(fā)進(jìn)度。Palladium 和

  與非網(wǎng)編輯

  313

  12/25 08:41

  芯片 FPGA
• Lattice連發(fā)三款新品，鞏固其在中小型FPGA市場的地位
  

  Lattice認(rèn)為，未來驅(qū)動公司業(yè)績增長的關(guān)鍵點(diǎn)有五大方向，分別為：網(wǎng)絡(luò)邊緣AI中的推理，數(shù)據(jù)中心AI中的平臺管理功能和網(wǎng)絡(luò)安全功能，傳感器到云端互聯(lián)的接口轉(zhuǎn)換和適配，后量子安全，以及機(jī)器人&仿真機(jī)器人中的AI功能和接口等。

  夏珍

  647

  12/23 16:57

  與非觀察 FPGA
• 基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)（附源工程）
  

  今天給大俠帶來基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)，開發(fā)板實(shí)現(xiàn)使用的是Digilent basys 3。話不多說，上貨。本篇掌握基于diagram的Vivado工程設(shè)計(jì)流程，學(xué)會使用IP集成器，添加 IP 目錄并調(diào)用其中的IP。本篇實(shí)現(xiàn)了一個簡單的數(shù)字鐘，能實(shí)現(xiàn)計(jì)時(shí)的功能。由于數(shù)碼管只有4位，因此本數(shù)字鐘只能計(jì)分和秒。本系統(tǒng)的邏輯部分主要由74系列的IP構(gòu)成。

  FPGA技術(shù)江湖

  407

  12/23 12:50

  vivado 數(shù)字鐘
• ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ FPGA 開發(fā)平臺
  ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺 AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能開發(fā)驗(yàn)證平臺，憑借卓越的計(jì)算能力和靈活的擴(kuò)展性，專為應(yīng)對復(fù)雜應(yīng)用場景和高帶寬需求而設(shè)計(jì)，助力技術(shù)開發(fā)者加速產(chǎn)品創(chuàng)新與部署。 隨著 5G、人工智能和高性能計(jì)算等領(lǐng)域的迅猛發(fā)展，各行業(yè)對計(jì)算能力、靈活性和高速

  ALINX 官方

  342

  12/20 15:13

  FPGA AMD
• Xilinx Zynq系列FPGA實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估
  

  FPGA并沒有像軟件那樣用已有的cache，F(xiàn)PGA的HLS編譯器會在FPGA中創(chuàng)建一個快速的memory architecture以最好的適應(yīng)算法中的數(shù)據(jù)樣式（data layout）。因此FPGA可以有相互獨(dú)立的不同大小的內(nèi)部存儲空間，例如寄存器，移位寄存器，F(xiàn)IFOs和BRAMs。

  FPGA技術(shù)江湖

  771

  12/17 15:20

  FPGA 神經(jīng)網(wǎng)絡(luò)
• FPGA“探花”萊迪思：2025下半年迎來“U形復(fù)蘇”？
  

  營收排名全球第三的FPGA企業(yè)萊迪思(Lattice Semiconductor)正在面臨增長難題。當(dāng)前，全球半導(dǎo)體產(chǎn)業(yè)在經(jīng)歷全行業(yè)下行周期后普遍回暖，“逆勢而行”的萊迪思將如何破局？

  中國電子報(bào)

  1028

  12/17 14:29

  FPGA 萊迪思
• 加強(qiáng)低功耗FPGA的領(lǐng)先地位
  

  在快速發(fā)展的技術(shù)領(lǐng)域，從以云端為中心到以網(wǎng)絡(luò)邊緣為中心的創(chuàng)新轉(zhuǎn)變正在重塑數(shù)據(jù)的處理和利用方式。這種轉(zhuǎn)變的驅(qū)動力來自于對網(wǎng)絡(luò)邊緣人工智能、傳感器與云端互連以及彈性安全日益增長的需求。 FPGA憑借其無與倫比的靈活性和性能引領(lǐng)著這一變革。從數(shù)據(jù)中心到網(wǎng)絡(luò)邊緣設(shè)備，這些多功能器件正被集成到廣泛的應(yīng)用中，實(shí)現(xiàn)更高效、更強(qiáng)大的計(jì)算解決方案。FPGA提供的加速處理能力和適應(yīng)性，再加上人工智能（AI）技術(shù)的進(jìn)步

  與非網(wǎng)編輯

  733

  12/16 08:30

  FPGA 萊迪思
• 32.768Khz在電路中的作用
  

  32.768Khz頻率在電路設(shè)計(jì)中被廣泛采用，主要是因?yàn)槠涮厥獾臄?shù)學(xué)特性。這個頻率值經(jīng)過簡單的分頻處理，可以方便地得到各種常用的時(shí)間基準(zhǔn)。例如，通過合適的電路對其進(jìn)行15次二分頻，可以精確地產(chǎn)生1Hz的信號，這對于以秒為單位的計(jì)時(shí)功能實(shí)現(xiàn)非常關(guān)鍵。

  深圳揚(yáng)興科技有限公司

  335

  12/16 07:51

  晶體振蕩器 時(shí)鐘頻率
• FPGA Signal tap 邏輯分析儀使用教程
  

  本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細(xì)操作步驟，最直白的言語描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場小白及打算進(jìn)階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會。

  FPGA技術(shù)江湖

  892

  12/11 12:40

  FPGA 邏輯分析儀
• 最實(shí)用的Modelsim使用教程
  

  今天給大俠帶來最實(shí)用的Modelsim初級使用教程，話不多說，上貨。Modelsim仿真工具是Model公司開發(fā)的。它支持Verilog、VHDL以及他們的混合仿真，它可以將整個程序分步執(zhí)行，使設(shè)計(jì)者直接看到他的程序下一步要執(zhí)行的語句，而且在程序執(zhí)行的任何步驟任何時(shí)刻都可以查看任意變量的當(dāng)前值，可以在Dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等，比quartus自帶的仿真器功能強(qiáng)大的多，是目前業(yè)界最通用的仿真器之一。

  FPGA技術(shù)江湖

  1057

  12/10 13:34

  ModelSim
• Xilinx PCIe高速接口入門實(shí)戰(zhàn)（二）
  

  本文詳細(xì)介紹7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空間相關(guān)內(nèi)容。

  FPGA技術(shù)實(shí)戰(zhàn)

  692

  12/06 14:58

  PCIE xilinx
• FPGA打磚塊小游戲
  

  今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集，以后還會多推出本系列，話不多說，上貨。Q：FPGA打磚塊小游戲，如何基于FPGA用verilog語言在Vivado平臺上寫打磚塊小游戲，最好能用到PS2與VGA。

  FPGA技術(shù)江湖

  1036

  12/06 12:30

  FPGA verilog
• IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP
  

  作者：Karthik Gopal SmartDV Technologies亞洲區(qū)總經(jīng)理 智權(quán)半導(dǎo)體科技（廈門）有限公司總經(jīng)理 無論是在出貨量巨大的消費(fèi)電子市場，還是針對特定應(yīng)用的細(xì)分芯片市場，差異化芯片設(shè)計(jì)帶來的定制化需求也在芯片設(shè)計(jì)行業(yè)中不斷凸顯，同時(shí)也成為了芯片設(shè)計(jì)企業(yè)實(shí)現(xiàn)更強(qiáng)競爭力和更高毛利的重要模式。所以，當(dāng)您在為下一代SoC、ASIC或FPGA項(xiàng)目采購設(shè)計(jì)IP，或者尋求更適合的驗(yàn)證解決方

  與非網(wǎng)編輯

  736

  12/06 08:47

  FPGA 芯片設(shè)計(jì)
• Xilinx PCIe高速接口入門實(shí)戰(zhàn)（一）
  

  本文對Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP進(jìn)行簡要介紹，主要包括7系列FPGA PCIe硬核資源支持、三IP硬核差異、PCIe硬核資源利用等相關(guān)內(nèi)容。

  FPGA技術(shù)實(shí)戰(zhàn)

  1978

  11/29 08:35

  PCIE xilinx

正在努力加載...