掃碼關(guān)注
電子硬件助手
元器件查詢
掃碼加入
12課時(shí)
手把手教你用Verilog在FPGA上實(shí)現(xiàn)CNN
45課時(shí)
FPGA硬件設(shè)計(jì)那些事兒
80課時(shí)
XILINX零基礎(chǔ)教程視頻（VIVADO平臺）FPGA 0基礎(chǔ)入門到精通
74課時(shí)
小白速學(xué)FPGA設(shè)計(jì)初學(xué)到入門明德?lián)P【FPGA至簡設(shè)計(jì)原理與應(yīng)用】
20課時(shí)
【特權(quán)同學(xué)Verilog邊碼邊學(xué)】數(shù)字圖像處理視頻教程系列4： 圖像的形態(tài)學(xué)處理
7課時(shí)
Xilinx FPGA進(jìn)階教學(xué)之PCIE接口開發(fā)
8課時(shí)
【特權(quán)同學(xué)Verilog邊碼邊學(xué)】 數(shù)字圖像處理視頻教程系列3：圖像的UVC傳輸
26課時(shí)
【特權(quán)同學(xué)Verilog邊碼邊學(xué)】 數(shù)字圖像處理視頻教程系列2：圖像的直方圖統(tǒng)計(jì)及均衡處理
28課時(shí)
【特權(quán)同學(xué)Verilog邊碼邊學(xué)】 數(shù)字圖像處理視頻教程系列1：圖像采集與顯示設(shè)計(jì)
1課時(shí)
數(shù)字芯片設(shè)計(jì)流程——基于FPGA的軟核處理器設(shè)計(jì)實(shí)現(xiàn)（一）
1課時(shí)
Verilog語法基礎(chǔ)——基于FPGA的軟核處理器設(shè)計(jì)實(shí)現(xiàn)（二）
1課時(shí)
軟核處理器設(shè)計(jì)（二）——基于FPGA的軟核處理器設(shè)計(jì)實(shí)現(xiàn)（五）
1課時(shí)
EDA工具使用——基于FPGA的軟核處理器設(shè)計(jì)實(shí)現(xiàn)（三）
1課時(shí)
軟核處理器設(shè)計(jì)（三）——基于FPGA的軟核處理器設(shè)計(jì)實(shí)現(xiàn)（六）
1課時(shí)
軟核處理器設(shè)計(jì)（四）——基于FPGA的軟核處理器設(shè)計(jì)實(shí)現(xiàn)（七）
1課時(shí)
軟核處理器設(shè)計(jì)（一）——基于FPGA的軟核處理器設(shè)計(jì)實(shí)現(xiàn)（四）
14課時(shí)
FPGA邊緣檢測設(shè)計(jì)仿真調(diào)試
45課時(shí)
明德?lián)PFPGA項(xiàng)目實(shí)踐課程千兆網(wǎng)工程設(shè)計(jì)
17課時(shí)
明德?lián)PFPGA規(guī)范設(shè)計(jì)培訓(xùn)開發(fā)高手進(jìn)修
12課時(shí)
明德?lián)P PCIE開發(fā)板xilinx PCIE教程 PCIE視頻
? 2010 - 2024 蘇州靈動幀格網(wǎng)絡(luò)科技有限公司 版權(quán)所有
ICP經(jīng)營許可證 蘇B2-20140176 | 蘇ICP備14012660號-6 | 蘇公網(wǎng)安備 32059002001874號
掃碼關(guān)注
掃碼加入
電子硬件助手
元器件查詢
