<output id="61111"></output>

<span id="61111"></span>

點(diǎn)贊
2
分享

復(fù)制鏈接

新浪微博

微信/QQ掃碼

￥9.90

課程章節(jié)

1

01_FPGA基礎(chǔ)知識(shí)

時(shí)長(zhǎng) 35:03

試看
2

FPGA開發(fā)流程

時(shí)長(zhǎng) 23:39

試看
3

03_verilog歷史_12分

時(shí)長(zhǎng) 12:02

試看
4

04_綜合和仿真_22分

時(shí)長(zhǎng) 22:35

試看
5

05_模塊結(jié)構(gòu)_20分

時(shí)長(zhǎng) 20:28

試看
6

06_信號(hào)類型_12分

時(shí)長(zhǎng) 13:49

試看
7

07_程序語(yǔ)句_21分

時(shí)長(zhǎng) 21:03

試看
8

08_數(shù)字進(jìn)制_數(shù)字表示方式_9分

時(shí)長(zhǎng) 09:19

試看
9

09_數(shù)字進(jìn)制_二進(jìn)制是基礎(chǔ)_24分

時(shí)長(zhǎng) 24:50

試看
10

10_數(shù)字進(jìn)制_不定態(tài)_9分

時(shí)長(zhǎng) 09:42

試看
11

11_數(shù)字進(jìn)制_高阻態(tài)_8分

時(shí)長(zhǎng) 08:29

試看
12

12_算術(shù)運(yùn)算符_詳解_20分

時(shí)長(zhǎng) 20:54

試看
13

13_算術(shù)運(yùn)算符_信號(hào)位寬_5分

時(shí)長(zhǎng) 04:47

試看
14

14_算術(shù)運(yùn)算符_補(bǔ)碼由來_24分

時(shí)長(zhǎng) 24:09

試看
15

15_邏輯運(yùn)算符_15分

時(shí)長(zhǎng) 15:44

試看
16

16_按位邏輯運(yùn)算符_13分

時(shí)長(zhǎng) 13:03

試看
17

17_關(guān)系運(yùn)算符_4分

時(shí)長(zhǎng) 03:24

試看
18

18_移位運(yùn)算符_20分

時(shí)長(zhǎng) 20:56

試看
19

19_條件運(yùn)算符_三目運(yùn)算符_7分

時(shí)長(zhǎng) 06:28

試看
20

20_條件運(yùn)算符_if和case_22分

時(shí)長(zhǎng) 21:48

試看
21

21_拼接運(yùn)算符_9分

時(shí)長(zhǎng) 09:22

試看
22

22_時(shí)序邏輯的ALWAYS語(yǔ)句_8分

時(shí)長(zhǎng) 08:37

試看
23

23_D觸發(fā)器代碼和波形_22分

時(shí)長(zhǎng) 21:57

試看
24

24_時(shí)鐘_15分

時(shí)長(zhǎng) 14:53

試看
25

25_時(shí)序邏輯和對(duì)應(yīng)的硬件_15分

時(shí)長(zhǎng) 14:57

試看
26

26_阻塞和非阻塞賦值_19分

時(shí)長(zhǎng) 19:33

試看
27

27_VIVADO_介紹和新建工程_9分

時(shí)長(zhǎng) 08:56

試看
28

28_VIVADO_設(shè)計(jì)輸入_10分

時(shí)長(zhǎng) 10:25

試看
29

29_VIVADO_編譯、配置管腳和下載_23分

時(shí)長(zhǎng) 22:47

試看
30

30_VIVADO_ILA介紹_1分

時(shí)長(zhǎng) 01:02

試看
31

31_VIVADO_固化程序的方法_13

時(shí)長(zhǎng) 13:03

試看
32

36_GVIM的工作模式_10分

時(shí)長(zhǎng) 10:01

試看
33

37_GVIM基本技巧(補(bǔ)全搜索跳轉(zhuǎn) 刪除復(fù)制)_17分

時(shí)長(zhǎng) 17:00

試看
34

38_GVIM高級(jí)技巧(替換)_5分

時(shí)長(zhǎng) 05:31

試看
35

39_GVIM高級(jí)技巧(列刪除)_5分

時(shí)長(zhǎng) 05:30

試看
36

40_GVIM高級(jí)技巧(列復(fù)制)_5分

時(shí)長(zhǎng) 04:51
37

41_GVIM綜合演示_5分

時(shí)長(zhǎng) 04:50

試看
38

42_多用模板專注設(shè)計(jì)_30分

時(shí)長(zhǎng) 29:16

試看
39

44_波形圖規(guī)則_8分

時(shí)長(zhǎng) 08:11

試看
40

45_計(jì)數(shù)器規(guī)范_28分

時(shí)長(zhǎng) 27:52

試看
41

46_狀態(tài)機(jī)規(guī)范_22分

時(shí)長(zhǎng) 22:30

試看
42

47_接口規(guī)范_22分

時(shí)長(zhǎng) 22:44

試看
43

48_FIFO規(guī)范_22分

時(shí)長(zhǎng) 21:41

試看
44

49_1_1位閃爍燈設(shè)計(jì)_61分

時(shí)長(zhǎng) 01:01:18
45

49_2_1位閃爍燈(實(shí)操)_37分

時(shí)長(zhǎng) 37:46
46

49_1位閃爍燈Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 17:37
47

50_4位閃爍燈_26分

時(shí)長(zhǎng) 26:43
48

50_4位閃爍燈(實(shí)操)_42分

時(shí)長(zhǎng) 41:42
49

50_4位閃爍燈Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 17:02
50

51_PWM呼吸燈(實(shí)操)_45分

時(shí)長(zhǎng) 45:41
51

51_PWM呼吸燈_37分

時(shí)長(zhǎng) 37:32
52

51_PWM呼吸燈Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 17:17
53

52_串口通信_(tái)70分

時(shí)長(zhǎng) 01:10:43
54

52_串口通信(實(shí)操)_57分

時(shí)長(zhǎng) 57:37
55

52_串口通信Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 20:07
56

53_數(shù)碼管動(dòng)態(tài)掃描_40分

時(shí)長(zhǎng) 39:34
57

53_數(shù)碼管動(dòng)態(tài)掃描(實(shí)操)

時(shí)長(zhǎng) 43:15
58

53_數(shù)碼管動(dòng)態(tài)掃描Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 18:14
59

54_秒表_38分

時(shí)長(zhǎng) 38:41
60

54_秒表(實(shí)操)_32分

時(shí)長(zhǎng) 32:10
61

FPGA至簡(jiǎn)設(shè)計(jì)原理與應(yīng)用54_秒表Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 16:49
62

55_數(shù)字時(shí)鐘_53分

時(shí)長(zhǎng) 53:14
63

55_數(shù)字時(shí)鐘(實(shí)操)_64分

時(shí)長(zhǎng) 01:04:26
64

55_數(shù)字時(shí)鐘Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 24:27
65

56_VGA顯示原理及開發(fā)板VGA介紹_24分

時(shí)長(zhǎng) 24:05
66

57_VGA顯示顏色_45分

時(shí)長(zhǎng) 44:54
67

57_VGA顯示顏色Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 21:08
68

58_VGA顯示矩形(解析)

時(shí)長(zhǎng) 35:06
69

58_VGA顯示矩形Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 20:34
70

59_VGA顯示圓(解析)

時(shí)長(zhǎng) 34:22
71

59_VGA顯示圓(實(shí)操)

時(shí)長(zhǎng) 48:33
72

59_VGA顯示圓Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 30:25
73

60_VGA顯示圖片(解析)

時(shí)長(zhǎng) 39:31
74

60_VGA顯示圖片Vivado工程創(chuàng)建和上板

時(shí)長(zhǎng) 30:25
75

61_信號(hào)發(fā)生器和DA轉(zhuǎn)換(解析)

時(shí)長(zhǎng) 34:33
76

61_信號(hào)發(fā)生器和DA轉(zhuǎn)換(實(shí)操)

時(shí)長(zhǎng) 55:32
77

62_fir濾波器(解析)

時(shí)長(zhǎng) 52:06
78

62_FIR濾波器(實(shí)操)

時(shí)長(zhǎng) 54:03
79

63_插值濾波器(解析)_vivado

時(shí)長(zhǎng) 40:54
80

64_AD采集(解析)

時(shí)長(zhǎng) 33:41

初級(jí)

XILINX零基礎(chǔ)教程視頻（VIVADO平臺(tái)）FPGA 0基礎(chǔ)入門到精通

2021/07/03 作者：潘文明

4.6萬

2評(píng)論

閱讀需 1 分鐘

加入交流群

掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

橫向二維碼.png

本套FPGA-Xilinx平臺(tái)視頻教程適合零基礎(chǔ)，基礎(chǔ)進(jìn)階、工作者提高的課程。課程講解FPGA簡(jiǎn)介，歷史，開發(fā)流程，Verilog語(yǔ)法，VIVADO平臺(tái)軟件使用。并從多個(gè)案例系統(tǒng)講解FPGA代碼設(shè)計(jì)，仿真流程，上板驗(yàn)證效果等。如果您是非計(jì)算機(jī)專業(yè)，想轉(zhuǎn)行FPGA開發(fā)，或者您想FPGA基礎(chǔ)更扎實(shí)，此課程將是你無二的選擇。

原創(chuàng)聲明：本文為潘文明原創(chuàng)內(nèi)容，未經(jīng)書面授權(quán)，不得以任何方式加以使用。轉(zhuǎn)載合作

人工客服
（售后/吐槽/合作/交友）

相關(guān)推薦

便攜式心電圖機(jī)_基于MT6735平臺(tái)的手持心電圖機(jī)方案
深圳市智物通訊科技有限公司
1168
12/03 09:25 方案
EDA程序設(shè)計(jì)-數(shù)字電壓表設(shè)計(jì)
白茶丫
1816
11/26 09:03 方案
EDA程序設(shè)計(jì)-洗衣機(jī)控制器設(shè)計(jì)
白茶丫
1435
11/25 09:18 方案
EDA程序設(shè)計(jì)-經(jīng)典數(shù)字游戲—過河
白茶丫
1009
11/25 09:16 方案
EDA程序設(shè)計(jì)-數(shù)字跑表
白茶丫
1071
11/13 08:57 方案
基于FPGA開發(fā)的EP4CE6E22C8 FPGA最小系統(tǒng)（原理圖和PCB圖文件）
無限星空
7383
07/12 13:31 方案
基于DSP+FPGA開發(fā)的4層板設(shè)計(jì) 一個(gè)FPGA+DSP的視頻處理的板子（原理圖+PCB圖
無限星空
5110
07/12 13:30 方案

電子產(chǎn)業(yè)圖譜

TA的熱門作品