<menu id="s66ud"></menu>

<tt id="s66ud"></tt>

<ul id="s66ud"></ul>

點(diǎn)贊
評論
分享

復(fù)制鏈接

新浪微博

微信/QQ掃碼

￥9.90

課程章節(jié)

1

FPGA簡介

時(shí)長 35:03

試看
2

FPGA開發(fā)流程

時(shí)長 23:39

試看
3

03_verilog歷史_12分

時(shí)長 12:02

試看
4

04_綜合和仿真_22分

時(shí)長 22:35

試看
5

05_模塊結(jié)構(gòu)_20分

時(shí)長 20:28

試看
6

06_信號類型_12分

時(shí)長 13:49

試看
7

07_程序語句_21分

時(shí)長 21:03

試看
8

08_數(shù)字進(jìn)制_數(shù)字表示方式_9分

時(shí)長 09:19

試看
9

09_數(shù)字進(jìn)制_二進(jìn)制是基礎(chǔ)_24分

時(shí)長 24:50

試看
10

10_數(shù)字進(jìn)制_不定態(tài)_9分

時(shí)長 09:42

試看
11

11_數(shù)字進(jìn)制_高阻態(tài)_8分

時(shí)長 08:29

試看
12

12_算術(shù)運(yùn)算符_詳解_20分

時(shí)長 20:54

試看
13

13_算術(shù)運(yùn)算符_信號位寬_5分

時(shí)長 04:47

試看
14

14_算術(shù)運(yùn)算符_補(bǔ)碼由來_24分

時(shí)長 24:09

試看
15

15_邏輯運(yùn)算符_15分

時(shí)長 15:44

試看
16

16_按位邏輯運(yùn)算符_13分

時(shí)長 13:03

試看
17

17_關(guān)系運(yùn)算符_4分

時(shí)長 03:24

試看
18

18_移位運(yùn)算符_20分

時(shí)長 20:56

試看
19

19_條件運(yùn)算符_三目運(yùn)算符_7分

時(shí)長 06:28

試看
20

20_條件運(yùn)算符_if和case_22分

時(shí)長 21:48

試看
21

21_拼接運(yùn)算符_9分

時(shí)長 09:22

試看
22

22_時(shí)序邏輯的ALWAYS語句_8分

時(shí)長 08:37

試看
23

23_D觸發(fā)器代碼和波形_22分

時(shí)長 08:37

試看
24

24_時(shí)鐘_15分

時(shí)長 14:53

試看
25

25_時(shí)序邏輯和對應(yīng)的硬件_15分

時(shí)長 14:57

試看
26

26_阻塞和非阻塞賦值_19分

時(shí)長 19:33

試看
27

27_QUARTUS_介紹和新建工程_17分

時(shí)長 17:22
28

28_QUARTUS_設(shè)計(jì)輸入_8分

時(shí)長 07:52

試看
29

29_QUARTUS_編譯和配置管腳_11分

時(shí)長 10:51

試看
30

30_QUARTUS_燒錄程序和在線調(diào)試工具介紹_5分

時(shí)長 04:52

試看
31

31_QUARTUS_固化程序的方法_5分

時(shí)長 05:03

試看
32

32_SIGNALTAP_介紹_8分

時(shí)長 08:15

試看
33

33_SIGNALTAP_原理_10分

時(shí)長 09:47

試看
34

34_SIGNALTAP_界面和演示_21分

時(shí)長 21:11

試看
35

35_SIGNALTAP_案例說明_16分

時(shí)長 16:12

試看
36

36_GVIM的工作模式_10分

時(shí)長 10:01

試看
37

37_GVIM基本技巧(補(bǔ)全搜索跳轉(zhuǎn) 刪除復(fù)制)_17分

時(shí)長 17:00

試看
38

38_GVIM高級技巧(替換)_5分

時(shí)長 05:31

試看
39

39_GVIM高級技巧(列刪除)_5分

時(shí)長 05:30

試看
40

40_GVIM高級技巧(列復(fù)制)_5分

時(shí)長 04:51

試看
41

41_GVIM綜合演示_5分

時(shí)長 04:50

試看
42

42_多用模板專注設(shè)計(jì)_30分

時(shí)長 29:16

試看
43

43_實(shí)驗(yàn)平臺介紹_17分

時(shí)長 17:19

試看
44

44_波形圖規(guī)則_8分

時(shí)長 08:11

試看
45

45_計(jì)數(shù)器規(guī)范_28分

時(shí)長 27:52

試看
46

46_狀態(tài)機(jī)規(guī)范_22分

時(shí)長 22:30

試看
47

47_接口規(guī)范_22分

時(shí)長 22:44

試看
48

48_FIFO規(guī)范_22分

時(shí)長 21:41

試看
49

49_1_1位閃爍燈設(shè)計(jì)_61分

時(shí)長 01:01:18
50

49_2_1位閃爍燈(實(shí)操)_37分

時(shí)長 37:46
51

50_1位閃爍燈_35分(PPT講解)

時(shí)長 35:42
52

51_4位閃爍燈(實(shí)操)_42分

時(shí)長 41:42
53

51_4位閃爍燈_26分

時(shí)長 26:43
54

52_PWM呼吸燈(實(shí)操)_45分

時(shí)長 45:41
55

52_PWM呼吸燈_37分

時(shí)長 37:32
56

53_串口通信(實(shí)操)_57分

時(shí)長 57:37
57

53_串口通信_70分

時(shí)長 01:10:43
58

54_數(shù)碼管動態(tài)掃描_40分

時(shí)長 39:34
59

54_數(shù)碼管動態(tài)掃描(實(shí)操)_43分

時(shí)長 43:15
60

55_秒表_38分

時(shí)長 38:41
61

55_秒表(實(shí)操)_32分

時(shí)長 32:10
62

56_數(shù)字時(shí)鐘_53分

時(shí)長 53:14
63

56_數(shù)字時(shí)鐘(實(shí)操)

時(shí)長 01:04:26
64

57_VGA顯示原理及開發(fā)板VGA介紹_24分

時(shí)長 24:05
65

58_VGA顯示顏色_45分

時(shí)長 44:54
66

58_1_VGA顯示矩形(解析)

時(shí)長 35:06
67

59_VGA顯示圓(解析)

時(shí)長 34:22
68

60_VGA顯示圓(實(shí)操)

時(shí)長 48:33
69

61_信號發(fā)生器和DA轉(zhuǎn)換(解析)

時(shí)長 34:33
70

62_信號發(fā)生器和DA轉(zhuǎn)換(實(shí)操)

時(shí)長 55:32
71

63_FIR濾波器(解析)

時(shí)長 50:58
72

64_FIR濾波器(實(shí)操)

時(shí)長 54:03
73

65_插值濾波器(解析)

時(shí)長 43:07
74

66_AD采集(解析)

時(shí)長 28:12

中級

小白速學(xué)FPGA設(shè)計(jì)初學(xué)到入門明德?lián)P【FPGA至簡設(shè)計(jì)原理與應(yīng)用】

2021/05/17 作者：潘文明

4萬

閱讀需 1 分鐘

加入交流群

掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

橫向二維碼.png

本套FPGA視頻教程適合零基礎(chǔ)的學(xué)員，基礎(chǔ)進(jìn)階、工作者提高的課程。

本視頻講解FPGA簡介，歷史，開發(fā)流程，Verilog語法，Quartus開發(fā)環(huán)境，Sigaltap在線邏輯分析儀，明德?lián)P獨(dú)有GVIM代碼設(shè)計(jì)模版，并從多個(gè)案例系統(tǒng)講解FPGA代碼設(shè)計(jì)，仿真流程，上板驗(yàn)證效果等。

如果您是非計(jì)算機(jī)專業(yè)，想轉(zhuǎn)行FPGA開發(fā)，或者您想FPGA基礎(chǔ)更扎實(shí)，此課程將是你無二的選擇。

原創(chuàng)聲明：本文為潘文明原創(chuàng)內(nèi)容，未經(jīng)書面授權(quán)，不得以任何方式加以使用。轉(zhuǎn)載合作

人工客服
（售后/吐槽/合作/交友）

相關(guān)推薦

便攜式心電圖機(jī)_基于MT6735平臺的手持心電圖機(jī)方案
深圳市智物通訊科技有限公司
1168
12/03 09:25 方案
EDA程序設(shè)計(jì)-數(shù)字電壓表設(shè)計(jì)
白茶丫
1816
11/26 09:03 方案
EDA程序設(shè)計(jì)-洗衣機(jī)控制器設(shè)計(jì)
白茶丫
1435
11/25 09:18 方案
EDA程序設(shè)計(jì)-經(jīng)典數(shù)字游戲—過河
白茶丫
1009
11/25 09:16 方案
EDA程序設(shè)計(jì)-數(shù)字跑表
白茶丫
1071
11/13 08:57 方案
基于FPGA開發(fā)的EP4CE6E22C8 FPGA最小系統(tǒng)（原理圖和PCB圖文件）
無限星空
7383
07/12 13:31 方案
基于DSP+FPGA開發(fā)的4層板設(shè)計(jì) 一個(gè)FPGA+DSP的視頻處理的板子（原理圖+PCB圖
無限星空
5110
07/12 13:30 方案

電子產(chǎn)業(yè)圖譜

TA的熱門作品

<var id="bsok7"></var>

<noframes id="bsok7"></noframes>

<noframes id="bsok7"><menu id="bsok7"></menu></noframes>

<ol id="bsok7"><mark id="bsok7"></mark></ol>