使用FPGA的電子骰子，隨機(jī)數(shù)生成

電子骰子或1至6（3位）的隨機(jī)數(shù)生成器。使用FPGA將隨機(jī)數(shù)顯示在共陽極7段顯示屏上。

硬件組件：

MINI_SP6-SPARTAN 6 FPGA開發(fā)板×1個

USB-A至Mini-USB電纜×1個

共陽極7段顯示×1個

面包板（通用）×1個

公/母跳線×1個

軟件應(yīng)用程序和在線服務(wù)：

Xilinx軟件開發(fā)套件

VHDL實現(xiàn)從1到6（3位）的隨機(jī)數(shù)生成器。隨機(jī)數(shù)顯示在共陽極7段顯示器上。因此，它可以用作電子骰子。在Xilinx Spartan 6 FPGA上實現(xiàn)。.vhd是VHDL文件。ucf是用戶實現(xiàn)文件。用.ucf文件中的引腳分配FPGA上的IO引腳。隨機(jī)數(shù)的生成是通過在時鐘脈沖處對位向量進(jìn)行連續(xù)XOR操作來完成的。該項目可以用來代替Ludo游戲中使用的傳統(tǒng)骰子。