巴克碼序列檢測器Verilog代碼Quartus仿真

名稱：巴克碼序列檢測器Verilog代碼Quartus仿真

軟件：Quartus

語言：Verilog

代碼功能：

巴克碼序列檢測器

某通信接收機的同步信號為巴克碼1110010。設(shè)計一個檢測器，其輸入為串行碼x，當(dāng)檢測到巴克碼時，輸出檢測結(jié)果y=1

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

演示視頻：

設(shè)計文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. RTL圖

5. 仿真圖

部分代碼展示:

//移位寄存器設(shè)計序列檢測器
module?xulie(
input?clk,//時鐘
input?reset,//復(fù)位
input?x,//輸入串行碼
output?reg?y//輸出檢測結(jié)果
);
//某通信接收機的同步信號為巴克碼1110010。
//設(shè)計一個檢測器，其輸入為串行碼x，
//當(dāng)檢測到巴克碼時，輸出檢測結(jié)果y=1
reg?[6:0]?data=7'd0;//定義7bit數(shù)據(jù)，用于存儲輸入的串行數(shù)據(jù)
always@(posedge?clk)
if(reset==1)//復(fù)位
data<=7'b0000000;//清零
else
data[6:0]<={data[5:0],x};//輸入x移入data的最右位，同時data整體左移

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=566