337
7月27日，英特爾召開制程工藝和封裝技術(shù)線上發(fā)布會。會上，英特爾CEO帕特·基辛格表示，英特爾正在通過半導體制程工藝和封裝技術(shù)來實現(xiàn)技術(shù)的創(chuàng)新，并公布有史以來最詳細的制程工藝和封裝技術(shù)發(fā)展路線。
對芯片制程工藝采用新的命名體系
幾十年來，英特爾在芯片制程工藝方面一直處于領(lǐng)先地位，然而，隨著市場競爭的愈發(fā)激烈，英特爾逐漸失去了很多優(yōu)勢。為此，英特爾開始重振旗鼓，表示在2025年之前重返產(chǎn)業(yè)巔峰。為了達到這一目標，英特爾在芯片制程方面可謂是下足了功夫。先前，有媒體稱，英特爾有意斥資300億美元收購晶圓代工大廠格芯，而這或許與英特爾全新的制程工藝發(fā)展線路息息相關(guān)。
據(jù)帕特·基辛格介紹，數(shù)十年來，芯片制程工藝節(jié)點的名稱以晶體管的柵極長度來命名。然而如今，整個行業(yè)對于芯片工藝節(jié)點的命名也開始多樣化，這些多樣的方案既不再指代任何具體的度量方法，也無法體現(xiàn)如何能夠?qū)崿F(xiàn)能效和性能的平衡。因此，英特爾從性能、功耗和面積等各方面進行了綜合考慮，對芯片制程工藝采用新的命名體系。
在發(fā)布會上，英特爾公布了未來5年芯片制程的技術(shù)路線圖，并采用了新的命名體系，分別是Intel 7（此前稱之為10納米Enhanced SuperFin）、Intel 4（此前稱之為Intel 7納米）、Intel 3以及Intel 20A。
Intel 7工藝擁有最佳的FinFET的晶體管，與Intel 10nm SuperFin相比，每瓦性能將提升大約10%~15%。Intel 7的優(yōu)勢包括更高的應變能力、更低的電阻材料、更新型的高密度刻蝕技術(shù)、擁有流線型結(jié)構(gòu)以及采用更高的金屬堆棧來實現(xiàn)布線優(yōu)化。據(jù)了解，于2021年推出的面向客戶端的Alder Lake，以及預計將于2022年第一季度投產(chǎn)的面向數(shù)據(jù)中心的Sapphire Rapids將會采用Intel 7工藝。
Intel 4將完全采用EUV光刻技術(shù)，可使用超短波長的光來刻印極微小的圖樣。與Intel 7相比，Intel 4的每瓦性能將提高約20%。據(jù)了解，Intel 4將于2022年下半年投產(chǎn)，2023年出貨，將會應用在面向客戶端的Meteor Lake和面向數(shù)據(jù)中心的Granite Rapids。
在Intel 3工藝中，隨著FinFET技術(shù)的進一步優(yōu)化，以及EUV技術(shù)使用的不斷完善，將實現(xiàn)與Intel 4相比每瓦性能約18%的提升，在芯片面積上也將會有改進。據(jù)悉，Intel 3將于2023年下半年開始在相關(guān)產(chǎn)品中使用。
在Intel 3工藝后，芯片制程將會越來越接近1納米節(jié)點，進入更微小的埃米時代。因此，Intel 3之后的工藝，英特爾也改變了命名方式，命名為Intel 20A。
Intel 20A將憑借RibbonFET和PowerVia兩大突破性技術(shù)開啟埃米時代。RibbonFET是英特爾實現(xiàn)Gate All Around晶體管的關(guān)鍵技術(shù)，這也是自2011年以來英特爾率先推出FinFET技術(shù)之后的首個全新晶體管架構(gòu)。該技術(shù)加快了晶體管開關(guān)速度，且實現(xiàn)了與多鰭結(jié)構(gòu)相同的驅(qū)動電流的同時，占用更小的空間。PowerVia是英特爾獨有的、也是業(yè)界首個背面電能傳輸網(wǎng)絡(luò)，能通過消除晶圓正面供電的布線需求來優(yōu)化信號傳輸。Intel 20A預計將在2024年推出，且在此制程工藝技術(shù)中，英特爾將會與高通公司進行合作。而近期，英特爾也剛剛宣布與高通簽訂協(xié)議，將為高通提供代工服務，而這或許也是英特爾向Inter 20A技術(shù)邁進的關(guān)鍵一步。
提出四點封裝技術(shù)發(fā)展線路
在芯片制程方面積極布局的同時，英特爾在封裝方面也可謂是煞費苦心。在此次發(fā)布會中，英特爾也宣布，微軟AWS 將成為首個使用英特爾代工服務（IFS）中封裝解決方案的客戶。對于封裝技術(shù)，英特爾也提出了四點發(fā)展路線。
其一，EMIB技術(shù)。EMIB將采用2.5D的嵌入式橋接解決方案，Sapphire Rapids也將成為首個采用EMIB技術(shù)的產(chǎn)品，也將成為業(yè)界首個與單片設(shè)計性能相似，且整合了兩個光罩尺寸的器件。繼Sapphire Rapids之后，下一代 EMIB的凸點間距將從55微米縮短至45微米。
其二，F(xiàn)overos技術(shù)。Foveros將利用晶圓級封裝技術(shù)，提供史上首個3D堆疊解決方案。Meteor Lake是在客戶端產(chǎn)品中實現(xiàn)Foveros技術(shù)的第二代部署，該產(chǎn)品具有36微米的凸點間距，熱設(shè)計功率范圍為5W~125W。
其三，F(xiàn)overos Omni技術(shù)。Foveros Omni是下一代的Foveros技術(shù)，通過高性能3D堆疊技術(shù)，使得裸片到裸片的互連和模塊化設(shè)計變得更加靈活。Foveros Omni技術(shù)可將裸芯片進行分解，且實現(xiàn)不同晶圓制程節(jié)點的多個頂片與多個基片進行混合搭配，該項技術(shù)預計將于2023年量產(chǎn)。
其四，F(xiàn)overos Direct技術(shù)。Foveros Direct可實現(xiàn)銅對銅鍵合的轉(zhuǎn)變，也可以實現(xiàn)低電阻的互連。Foveros Direct 擁有10微米以下的凸點間距，使3D堆疊的互連密度有了更大的提升，為功能性裸片的分區(qū)提出了新的概念。Foveros Direct技術(shù)是對 Foveros Omni技術(shù)的補充，預計也將于 2023年量產(chǎn)。
