加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請入駐 產(chǎn)業(yè)圖譜

10年老司機(jī)傾囊相授,貼片晶振的PCB layout需要注意哪些?

2020/08/18
433
閱讀需 4 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

晶振有兩個(gè)比較重要的參數(shù),頻偏和溫偏,單位都是 PPM,通俗說,晶振的標(biāo)稱頻率不是一直穩(wěn)定的,某些環(huán)境下晶振頻率會有誤差,誤差越大,電路穩(wěn)定性越差,甚至電路無法正常工作。

所以在 PCB 設(shè)計(jì)時(shí),晶振的 layout 顯得尤其的重要,有如下幾點(diǎn)需要注意。

兩個(gè)匹配電容盡量靠近晶振擺放。

晶振由石英晶體構(gòu)成,容易受外力撞擊或跌落的影響,所以在布局時(shí),最好不要放在 PCB 邊緣,盡量靠近芯片擺放。

晶振的走線需要用 GND 保護(hù)好,并且遠(yuǎn)離敏感信號如 RF、CLK 信號以及高速信號。

在一些晶振的 PCB 設(shè)計(jì)中,相鄰層挖空(凈空)或者同一層和相鄰層均凈空處理,第三層需要有完整的地平面,這么做的原因是維持負(fù)載電容的恒定。

晶振負(fù)載電容的計(jì)算公式是:

CL=C1*C2/(C1+C2)+Cic+Cp

Cic 為集成電路內(nèi)部電容,Cp 為 PCB 板的寄生電容,寄生電容過大,將會導(dǎo)致負(fù)載電容偏大,從而引起晶振頻偏,這個(gè)時(shí)候減小匹配電容 C1 和 C2 可能會有所改善,但這也是治標(biāo)不治本的措施。

晶振相鄰層挖空是如何控制寄生電容 Cp 的呢?

電容的物理公式是:C=εS/4πKd,即晶振焊盤與鄰近地平面之間的面積 S 和距離 d 均會影響寄生電容大小,因?yàn)槊娣e S 是不變的,所以影響寄生電容的因素只剩下距離 d,通過挖空晶振同一層的地和相鄰層的地,可以增大晶振焊盤與地平面之間的距離,來達(dá)到減小寄生電容的效果。

電容容值和物理量之間的關(guān)系

簡單畫了一個(gè)圖示,如下一個(gè) 4 層板,晶振放在 Top 層,將 Top 層和相鄰層凈空之后,晶振相對于地平面(L3),相比較沒有凈空之前,這個(gè)距離 d 是增大的,即寄生電容會減小。

晶振的 L1 和 L2 層均凈空處理

晶振的擺放需要遠(yuǎn)離熱源,因?yàn)楦邷匾矔绊懢д耦l偏。

我們知道晶振附近相鄰地挖空處理,一方面是為了維持負(fù)載電容恒定,另一方面很大原因是隔絕熱傳導(dǎo),避免周圍的 PMIC 或者其他發(fā)熱體的熱透過銅皮傳導(dǎo)到晶振,導(dǎo)致頻偏,故意凈空不鋪銅,以隔絕熱的傳遞。

為什么溫度會影響晶振頻率呢?

當(dāng)晶振加熱或者降低到某個(gè)溫度后再降到常溫,與最初在常溫下測試通常情況下會有一定變化,這是因?yàn)榫w的熱滯后現(xiàn)象,帶溫度補(bǔ)償?shù)?TCXO 相對來說精度會好不少,可以有效解決晶體溫漂,但一般 TCXO 都是 M 以上級別較多,KHz 的很少,受限于生產(chǎn)工藝。

今天的文章內(nèi)容到這里就結(jié)束了,希望對你有幫助,我們下一期見。

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

公眾號記得誠主筆,CSDN博客專家,硬件-基帶工程師,從事2G/3G/4G無線通信、GNSS定位、車載電子、物聯(lián)網(wǎng)等產(chǎn)品的硬件開發(fā)工作,用文字和讀者交流,總結(jié),分享,提高,共同進(jìn)步。