443
千呼萬喚始出來，JEDEC 固態(tài)技術(shù)協(xié)會終于正式公布了 DDR5 SDRAM 標準（JESD79-5），標準中指出，DDR5 內(nèi)存的引腳帶寬（頻率）是 DDR4 的兩倍，首發(fā)將以 4.8Gbps(標準頻率 4800MHz)起跳，比末代 DDR4 的速率 3.2Gbps（標準頻率 3200MHz）增加了 50%之多，總傳輸帶寬提升了 38%，當前版本標準允許的最高速率可達 6.4Gbps（標準頻率 6400MHz），是 DDR4 官方峰值的兩倍，未來或可擴展至 8400MHz 左右。
此外容量方面，單顆 DDR5 的容量從 16Gbit 提升至了 64Gbit，是 DDR4 的四倍，結(jié)合 die 堆疊，可以將多達 8 個管芯 die 為一個芯片，單個封裝的 LRDIMM 的容量最終將達到 2TB；功耗方面，DDR5 電壓從 DDR4 的 1.2V 降至 1.1V，電源效率有所提高，但提升幅度不如 DDR4 和早期標準。
?
信息源：AnandTech
為何文章開頭要用“千呼萬喚始出來”？因為 JEDEC 固態(tài)技術(shù)協(xié)會早在 2017 年就開始和各大 SDRAM 廠商協(xié)作，著手起草 DDR5 SDRAM 標準，并于 2018 年公布了 DDR5 SDRAM 技術(shù)規(guī)范草案，在此之后就一直沒有確切的消息流出。電子圈關(guān)于“DDR5 為何遲遲不普及？”的猜測越來越多，而今天終于等到了正式“官宣”，只是想要一覽詳情，可能還要花上點錢。
?
信息源：JEDEC
不過這并不影響我們對 DDR5 的基礎(chǔ)認知，首先來了解一下 DDR3/4/5 的發(fā)展過程。
從 DDR3~DDR5 的性能升級史
?
信息源：JEDEC
- DDR3 時代
DDR3 SDRAM 標準（JESD79-3）是 JEDEC 固態(tài)技術(shù)協(xié)會于 2007 年發(fā)布的，隨著規(guī)范的推出，DDR3 開始走向舞臺。功耗方面，得益于生產(chǎn)工藝的精進，DDR3 的工作電壓從 DDR2 的 1.8V 降到 1.5V；速度方面，DDR3 從 800MHz 起跳，最高可以達到 1600MHz，差不多是 DDR2 的兩倍（由于采用了內(nèi)外時鐘機制，DDR2 擁有 400/533/667MHz 等不同時鐘頻率）。
- DDR4 時代
時隔五年，JEDEC 固態(tài)技術(shù)協(xié)會在 2012 年 9 月正式發(fā)布了 DDR4 SDRAM 標準（JESD79-4），由于采用了雙向傳輸機制、點對點設(shè)計和三維堆疊封裝技術(shù)，在功耗和速度方面都有了很大提升。DDR4 的工作電壓從 DDR3 時代的 1.5V 降到 1.2V，速度方面則從 2133MHz 起跳，最高速度可達 4266MHz，接近 DDR3 的三倍。
- DDR5 時代
2020 年 7 月，JEDEC 固態(tài)技術(shù)協(xié)會再次更新 SDRAM 標準至 DDR5（JESD79-5），該規(guī)范整體是在 DDR4 的基礎(chǔ)上起草的，因此大體框架類似，DDR5 DIMM 同為 288 針（引腳排列變更）。
?
信息源：JEDEC
要說不同，除了那些我們可以直觀看到的表征參數(shù)不同外，DDR5 還采用了一些新技術(shù)，增加了不少新功能。
以解析方式為例，DDR4 及前代 DDR 產(chǎn)品中命令和地址信號管腳都是各自獨立的，工作時，當片選信號有效，上升沿來臨時，DRAM 命令接收器將采樣所有命令信號并進行解析，同時根據(jù)需要采樣地址信號來獲取地址信息，這意味著所有操作可以在一個時鐘周期完成。而 DDR5 卻首次采用了命令和地址信號合成一條 CA 總線和 2N 模式，將單個命令分兩個時鐘周期完成，即在第一個上升沿來臨之時，先采樣 CA 信號來解析命令，再在第二個上升沿來臨之時，采樣另一個 CA 信號來解析地址。表面上看是變復雜了，實際上是 DRAM 核心時鐘速率缺乏進展，為了解決提高容量和速率后 VDD 管腳增多、電流返回路徑變長的無奈之舉，這一點也可以從“一個 DIMM，兩個通道”得到認證。
?
信息源：Micron
以信號處理為例，DDR5 還在 DQ 接收器中引入了決策反饋均衡（Decision Feedback Equalization：DFE），它是一種通過使用來自內(nèi)存總線接收器的反饋來提供更好的均衡效果來減少信號內(nèi)部干擾的方法。怎么理解？當數(shù)據(jù)速率超過 3.2Gbps 后（DDR5 的最高數(shù)據(jù)速率可達 8.4Gbps），碼間串擾 ISI 就會加劇，信噪比的降低可能會導致 DRAM 焊球處的眼圖完全閉合，而目前解決該問題的最佳方法是在 DQ 接收器中加入 DFE。
以功耗為例，如前所述，相較于 DDR4 及前代產(chǎn)品，DDR5 進步不算很大，但值得一提的是 DDR5 的電壓調(diào)節(jié)方式改變了，從主板移至各個 DIMM，由 DIMM 響應其自身的電壓調(diào)節(jié)訴求，這意味著主板將更加精簡，DIMM 將因集成穩(wěn)壓器功能變得復雜。
此外，還有很多新技術(shù)特性沒有列出來，比如片內(nèi) ECC、寫模式命令、DQS 內(nèi)部振蕩器等。有興趣者可自行查詢 JEDEC 標準。
DDR5 來了，哪些主要廠商在跟進？
聊完了技術(shù)，我們再來聊聊市場。DDR5 內(nèi)存發(fā)布后，AMD、英特爾、美光、三星、SK 海力士等廠商紛紛出面站臺。下面是站臺話術(shù)和相應廠商的 DDR5 產(chǎn)品進展情況：
- AMD
“高性能計算所需要的內(nèi)存必須能夠跟上當今處理器不斷增長的需求。隨著 DDR5 標準的發(fā)布，AMD 可以設(shè)計出更好的產(chǎn)品，以滿足我們客戶和最終用戶的潛在需求?！?AMD 首席技術(shù)官喬·麥克里（Joe Macri）表示，“通過 JEDEC 制定的統(tǒng)一標準，存儲器帶寬的提高節(jié)奏變得可預測，有助于下一代高性能系統(tǒng)和應用的開發(fā)。”
DDR5 相關(guān)產(chǎn)品進展：
AMD 尚未有成熟的平臺支持 DDR5 內(nèi)存，估計企業(yè)級先行，比如下半年基于 Zen 3 的 AMD 熱那亞（EPYC 3）等，此外據(jù)行業(yè)內(nèi)部人士稱，AMD 在 2022 年發(fā)布的 Zen4 架構(gòu)銳龍?zhí)幚砥鲗瞧涫讉€支持 DDR5 的桌面平臺。
- 英特爾
“隨著 JEDEC DDR5 標準的發(fā)布，我們正在進入 DDR 性能和功能的新時代。DDR5 是整個行業(yè)付出巨大努力完成的，它標志著存儲器功能的巨大飛躍，它提供了 50%的帶寬跳躍，以滿足 AI 和高性能計算的需求?！?，英特爾數(shù)據(jù)平臺事業(yè)部副總裁 Carolyn Duran 如是說。
DDR5 相關(guān)產(chǎn)品進展：
英特爾同樣尚未有成熟的平臺支持 DDR5 內(nèi)存，據(jù)說明年年底 Eagle Stream 平臺（LGA4677）的首發(fā)產(chǎn)品，Sapphire Rapids 架構(gòu)處理器將首發(fā)支持 DDR5 內(nèi)存。
?
信息源：Micron
- 美光
“美光科技很榮幸能成為 JEDEC 組織的一員，該組織為遵循技術(shù)標準的跨行業(yè)合作提供了一個有效的論壇。DDR5 標準的發(fā)布是存儲器界的關(guān)鍵進步，它將助力下一代數(shù)據(jù)上云、跨企業(yè)、跨網(wǎng)絡、高性能計算和人工智能應用的推進?！?JEDEC 董事會成員兼高級技術(shù)員 Frank Ross 表示。
DDR5 相關(guān)產(chǎn)品進展：
美光已于今年 1 月出樣基于 1Znm 工藝的 DDR5 內(nèi)存，美光官方表示其性能至少提升了 85%，與 DDR5-6400 還有點距離。在業(yè)務層面，美光還發(fā)起了 TEP 技術(shù)支持計劃，以推動 DDR5 內(nèi)存的采用。
- 三星
“DDR5 框架是服務器、PC 和其他主要電子設(shè)備的內(nèi)存發(fā)展的關(guān)鍵轉(zhuǎn)折點。我們很高興看到 DDR5 行業(yè)標準的及時發(fā)布，并期望在符合市場需求的時間內(nèi)，將我們的 DDR5 標準化解決方案投入量產(chǎn)?！比莾?nèi)存產(chǎn)品規(guī)劃高級副總裁 Sangjoon Hwang 表示。
DDR5 相關(guān)產(chǎn)品進展：
三星今年 3 月宣布將在 2021 年正式開始量產(chǎn) DDR5 內(nèi)存，并且使用 EUV 工藝，制作將會在韓國平澤的新工廠進行。
- SK 海力士
“DDR5 將引領(lǐng)以數(shù)據(jù)為中心的時代的演進，并將在第四次工業(yè)革命中扮演關(guān)鍵角色?！?SK 海力士 DRAM 產(chǎn)品計劃負責人 Uksong Kang 表示，“SK 海力士正通過開發(fā)業(yè)界首款符合 JEDEC 標準的 DDR5 產(chǎn)品來開拓市場新領(lǐng)域。 其實，自 2018 年以來，我們一直在與許多合作伙伴合作，通過開發(fā)測試芯片和模塊來驗證 DDR5 生態(tài)系統(tǒng)，并盡力確保今年下半年實現(xiàn)批量生產(chǎn)?！?/p>
DDR5 相關(guān)產(chǎn)品進展：
SK 海力士今年 4 月宣布，DDR5 內(nèi)存定于今年內(nèi)量產(chǎn)，初期以 10nm 級 16Gb 容量為主（6 月已推出），支持 5.2Gbps 的數(shù)據(jù)傳輸速率，單條最大 32GB，后期會給出 8Gb、16Gb、24Gb、32Gb、64Gb 供選擇，單條最大容量可到 128GB。
- 其他廠商
全球前三大內(nèi)存廠商三星、SK 海力士及美光壟斷了全球近 95%的份額，南亞科技是第四大內(nèi)存廠商，不過全球份額只有 3%不到。南亞科技之前的內(nèi)存來自美光授權(quán)，今年 1 月南亞科技宣布將轉(zhuǎn)向自研的 10nm 級內(nèi)存，并建設(shè) 10nm DDR5 產(chǎn)線，下半年試產(chǎn)。
此外，中國大陸的瀾起科技也在積極布局研發(fā) DDR5，據(jù)悉目前已經(jīng)完成 DDR5 第一子代工程版芯片流片及功能驗證，各項指標和功能符合預期，預計將在未來兩年內(nèi)完成第一代 DDR5 芯片的研發(fā)和產(chǎn)業(yè)化。
寫在最后
市場方面，按照慣例，DDR SDRAM 在硬件完成后需要 12 到 18 個月才會出現(xiàn)在終端設(shè)備中，以 DDR4 為例，2012 年 9 月發(fā)布標準，直至 2014 年底， DDR4 內(nèi)存產(chǎn)品才開始紛紛上市。但有消息稱，DDR5 今年底就有可能率先用于服務器市場。根據(jù) IDC 市場研究人員的預測，到 2021 年，DDR5 將占到整個 DRAM 市場的 25%，到 2022 年將達到 44%。
其實，從資本的角度來看，這個過渡期也是在 JEDEC 固態(tài)技術(shù)協(xié)會及其會員的掌控之下的，畢竟建立一條完整的生產(chǎn)線價格不菲，沒有一家 SDRAM 廠家會選擇在沒有內(nèi)存戰(zhàn)壓力的情況下，提前選擇建造、啟用新的生產(chǎn)線。如同摩爾定律的內(nèi)推力量一樣，資本家們會將每一代產(chǎn)品中的利潤最大化后才會收手進入下一關(guān)卡。今天 JEDEC 固態(tài)技術(shù)協(xié)會推出 DDR5 SDRAM 標準，是內(nèi)存跟著主核走的明智之選。
更多對于芯片、電子產(chǎn)業(yè)的深度原創(chuàng)，請點擊與非原創(chuàng)之《與非大視野》
