403
由于半導(dǎo)體發(fā)展趨勢(shì)，在相同晶圓面積下填入更多晶體管，勢(shì)必使線寬逐漸微縮，但尺寸微縮卻有限制，其閘極線寬極限約在 3～5nm 間(線寬愈小則電阻值愈大)，使得科學(xué)家試圖找尋在不微縮線寬尺寸下，如何以相同的制程方式提升元件效率，突破摩爾定律限制，而 SOI(Silicon on Insulator)硅晶絕緣體技術(shù)，即為解決方法之一。
所謂 SOI 技術(shù)是由 Si 晶圓透過(guò)特殊氧化反應(yīng)，使氧化層(Buried Oxide)形成于 Si 層與 Si 晶圓間，最終產(chǎn)生 Si/SiO2(Buried Oxide)/Si Substrate 結(jié)構(gòu)，由于 SOI 的半導(dǎo)體特性(低功耗、高性價(jià)比與低制造周期等)，使得元件擁有取代線寬較大(16-12nm)之 FinFET 結(jié)構(gòu)優(yōu)勢(shì)。
磊晶技術(shù)發(fā)展，無(wú)助于 SOI 生成上之演進(jìn)
SOI 的發(fā)展脈絡(luò)可追朔至 1960 年中后期，由于半導(dǎo)體為了追求適當(dāng)?shù)慕^緣材料作為基板，逐漸開發(fā)出以藍(lán)寶石基板為基礎(chǔ)而成長(zhǎng)的 Si 磊晶層 SOS(Silicon on Sapphire)技術(shù)，為 SOI 原型，但由于藍(lán)寶石基板價(jià)格昂貴，目前已較無(wú)人使用此技術(shù)。
另一方面，日商 Canon 也于 2000 年初，針對(duì) SOI 技術(shù)開發(fā) ELTRAN(Epitaxial Layer TRANsfer)成長(zhǎng)方法，雖然 SOI 最上層之 Si 層材料可由磊晶方式成長(zhǎng)，且條件易于控制，但整套流程需經(jīng)陽(yáng)極氧化(形成多孔性 Si 層)、磊晶、高溫氧化、鍵結(jié)、分離蝕刻與氫氣退火等步驟，過(guò)程十分繁瑣，因而這項(xiàng)技術(shù)最后也無(wú)疾而終。
若以現(xiàn)階段 SOI 生成技術(shù)評(píng)估，主要可分為離子布植及晶圓接合等方式進(jìn)行，相關(guān)技術(shù)有以下幾種：SIMOX(Separation by IMplanted OXygen)、BESOI(Bond and Etch-back SOI)與 Smart-Cut 等，作為后續(xù)供應(yīng)現(xiàn)行 SOI 晶圓之方法。
三大 SOI 生成方法，以 Smart-Cut 技術(shù)獨(dú)步群雄
以 SIMOX 技術(shù)為例，成長(zhǎng) SOI 方法主要透過(guò)離子布植機(jī)，將大量氧離子(O+ ions)打入 Si 晶圓前緣部分，再透過(guò)高溫退火(1,300℃)使其產(chǎn)生氧化層，最終形成 Si/SiO2(Buried Oxide)/Si Substrate 結(jié)構(gòu)。
該技術(shù)制作的 SOI 雖較容易，但由于氧離子于離子布植時(shí)，難以穿透 Si 晶圓達(dá)到深處，使得 Si 層只有約 50～240nm 厚度，因此后續(xù)還需經(jīng)由磊晶成長(zhǎng)方式，使 Si 層厚度增加，達(dá)到 SOI 元件所需的要求。
BESOI 成長(zhǎng)方式是先透過(guò)兩片 Si 晶圓，經(jīng)高溫氧化后形成兩片表面氧化層的結(jié)構(gòu)(SiO2/Si Substrate)，再將兩片氧化層相互接合并加熱(1,100℃)，使其產(chǎn)生鍵結(jié)與退火，最終經(jīng) CMP 研磨后形成 Si/SiO2(Buried Oxide)/Si Substrate 結(jié)構(gòu)。盡管 Si 層的厚度已較 SIMOX 技術(shù)相對(duì)好控制，但兩片氧化層接合之鍵結(jié)良率，仍是 SOI 晶圓產(chǎn)能的決定關(guān)鍵，需大量時(shí)間研磨除去多余 Si 層。
而 Smart-Cut 技術(shù)則為法國(guó) SOITEC 開發(fā)的方法，可有效加速 SOI 制作速率。Smart-Cut 前半部分將如 BESOI 技術(shù)一般，先將兩片 Si 晶圓經(jīng)高溫氧化形成表面氧化層，然后將其中一片的氧化層以離子布植機(jī)打入大量氫離子(H+)，隨后再將兩片氧化層以親水性鏈結(jié)(Hydrophilic Bonding)方式相互接合，并加熱至 400～600℃使氫離子層產(chǎn)生斷裂，分離多余的 Si 層，最終經(jīng)退火(1,100℃)與 CMP 研磨后，形成 Si/SiO2(Buried Oxide)/Si Substrate 結(jié)構(gòu)。
借由 Smart-Cut 方法，確實(shí)有效縮減 CMP 研磨時(shí)間(經(jīng)氫離子層斷裂后留下之 Si 層變薄的緣故)，但兩片氧化層的接合鍵結(jié)良率仍是 SOI 決定要素，盡管如此，Smart-Cut 還是能大幅提高 SOI 晶圓的生成速率，有效降低 SOI 晶圓成本，并得以驅(qū)使現(xiàn)行的光通訊元件、物聯(lián)網(wǎng)與車用芯片領(lǐng)域加速發(fā)展。
閱讀全文
