2394
作者 / 阿寶，出品?/?阿寶1990
一、跨域融合目標(biāo)將至，基于軟硬件協(xié)同發(fā)展的艙駕融合成為當(dāng)下主流發(fā)展路徑
遵循整車E/E架構(gòu)發(fā)展路徑，車載智能計(jì)算平臺(tái)的發(fā)展歷程可分為三大階段，分別為分布式E/E架構(gòu)平臺(tái)（包括模塊化架構(gòu)與功能集成架構(gòu)）、域集中式E/E架構(gòu)平臺(tái)（包括域集中架構(gòu)與域融合架構(gòu)）以及最終的中央集中式E/E架構(gòu)平臺(tái)。
目前國內(nèi)已有多家企業(yè)發(fā)布了相關(guān)產(chǎn)品，并持續(xù)深耕更具有性價(jià)比的產(chǎn)品方案。隨著E/E架構(gòu)的升級至域融合架構(gòu)階段（本質(zhì)上仍屬于域集中式E/E架構(gòu)），各域功能之間會(huì)實(shí)現(xiàn)跨域融合， 高性能計(jì)算平臺(tái)（跨域融合HPC）也將在2023年迎來量產(chǎn)。
域融合階段，五大功能域之間開始嘗試進(jìn)行跨域融合，雖然不同的主機(jī)廠有不同的理解和做法，但發(fā)展思路均是先將部分域的功能集成到一個(gè)高性能計(jì)算單元內(nèi)，再逐漸聚合更多的功能域，最終實(shí)現(xiàn)1個(gè)中央計(jì)算大腦的目標(biāo)。智能座艙與智能駕駛域之間的融合為當(dāng)前被討論最多的方向—將座艙域和智能駕駛域進(jìn)行跨域融合，形成艙駕一體域控制器。
座艙與駕駛的跨域融合正沿硬件和軟件兩個(gè)層面去發(fā)展。硬件上的融合將更多基于產(chǎn)品視角，從成本和設(shè)計(jì)的維度進(jìn)行考慮，實(shí)現(xiàn)共用一顆SoC芯片的硬件融合。軟件上的融合將更多基于技術(shù)視角，從功能的維度進(jìn)行考慮，改變整體軟件架構(gòu)設(shè)計(jì)，從而使其能夠更加適用于艙駕融合系統(tǒng)。
二、智能座艙和智能駕駛市場規(guī)模
智能駕駛功能的滲透率穩(wěn)步提升，隨著E/E架構(gòu)的升級，前視一體機(jī)將本逐步被替代，適用于行泊一體的域控制產(chǎn)品將成為車企布局智能駕駛業(yè)務(wù)過程中的核心硬件。當(dāng)前域控產(chǎn)品的發(fā)展過程中，適用于L2級別行泊一體的輕量級域控憑借成本優(yōu)勢，成為傳統(tǒng)主機(jī)廠的首選。具有更高算力面向L2+/L3級別行泊一體域控制器，成為新勢力車企布局高階智能駕駛的關(guān)鍵。中國智能駕駛域控制器市場在輕量級域控與高算力域控的穩(wěn)定增長下， 2025年市場規(guī)模將達(dá)到322.7億元。
智能座艙域?qū)UD、儀表、車載信息娛樂等座艙電子以及交互方式進(jìn)行融合集成。相較于智能駕駛域，座艙域控制器相對較為成熟，座艙域控制器將成為L2及以上級別智駕車型的標(biāo)配，同時(shí)隨著芯片會(huì)有所升級但是整體大規(guī)模放量，后續(xù)價(jià)格依次降低，預(yù)計(jì)2025年中國智能座艙域控制器市場規(guī)模將達(dá)到430.2億元；
三、艙駕一體的產(chǎn)品形態(tài)
艙駕一體的實(shí)現(xiàn)可以分為三個(gè)階段。
第一階段是域控硬件的融合，也就是One Box/Two Board的方案。在這個(gè)方案中座艙域和智駕域的板子和接口相互獨(dú)立，只是在硬件層面將兩塊PCB板集成在一個(gè)大的域控里，板子之間通過PCIE或者以太網(wǎng)通信。
從架構(gòu)角度來看和Two Box的方案沒有太大區(qū)別，只是節(jié)省了一些線束和ECU的殼體成本，核心的座艙域和智駕域的功能需求和開發(fā)，仍相互獨(dú)立。
特斯拉在HW3.0上已經(jīng)采用了One Box的方案，命名為FSD computer，整個(gè)域控由3塊PCB板組成，座艙域由一塊主板和一塊GPU模塊組成，兩塊板子之間通過ePCI連接，另一塊板也就是我們熟悉的智駕域，集成了兩塊FSD芯片用于實(shí)現(xiàn)Autopilot的功能，智駕域和座艙域通過以太網(wǎng)連接。
第二階段是在一塊PCB板上同時(shí)集成座艙和智駕芯片，實(shí)現(xiàn)One box / One board。
這種設(shè)計(jì)能進(jìn)一步減小域控的尺寸，同時(shí)提高座艙和SOC之間的通信效率，通過算力共享提升性能，但是對于硬件設(shè)計(jì)的能力有很高的要求。
小鵬最新的XEEA 3.5架構(gòu)中就采用了這樣的設(shè)計(jì)，根據(jù)小鵬公布的信息，One board的方案能夠降低40%的BOM成本，同時(shí)帶來50%的性能提升。
第三個(gè)階段是One Chip方案，使用一顆SOC同時(shí)實(shí)現(xiàn)座艙和智駕的功能，這也是艙駕一體的最終形態(tài)。
硬件層面上One Chip和One Board的方案相比，節(jié)省了一個(gè)SOC，使用的物料也更少，能夠最大程度的節(jié)約成本，同時(shí)在軟件層面上，座艙和智駕運(yùn)行在統(tǒng)一的軟件架構(gòu)下，提升了開發(fā)效率并能帶來更多創(chuàng)新的功能。
四、艙駕一體優(yōu)勢
艙駕一體可有效降低開發(fā)成本和通訊延時(shí)、優(yōu)化算力利用率和功能體驗(yàn)，推動(dòng)智能汽車應(yīng)用邁上新的臺(tái)階。高工智能汽車統(tǒng)計(jì)， 2022 年 1-10 月中國乘用車前裝同時(shí)標(biāo)配“L2級輔助駕駛+智能座艙+車聯(lián)網(wǎng)+OTA”的搭載率達(dá) 18.01%；且預(yù)測至 2025 年同時(shí)標(biāo)配“智能駕駛+智能座艙”的交付車輛有望突破 350 萬輛。我們總結(jié)艙駕一體的主要優(yōu)勢在于：
降低成本：物料方面， 相比于多 SoC 方案，單芯片集成度更高、使用物料更少，且共用一套散熱系統(tǒng)帶來散熱成本下降。開發(fā)方面，當(dāng)前智能化的實(shí)現(xiàn)仍需要車企在不同的芯片組合之間進(jìn)行挑選， 由此帶來硬件及軟件開發(fā)的多平臺(tái)成本消耗，而使用單 SoC 可以節(jié)約此類額外的開發(fā)成本和多供應(yīng)商的隱性采購管理成本，部分底層軟件的共用也可降低不同平臺(tái)車型的上車速度和軟件開發(fā)成本。
降低通訊延時(shí)，優(yōu)化功能體驗(yàn)： 使用單顆 SoC 可使艙和駕之間數(shù)據(jù)傳輸從板間通訊變?yōu)槠瑑?nèi)通訊并共享內(nèi)存，從而降低通訊延時(shí)，實(shí)現(xiàn)更流暢的艙駕功能。例如英偉達(dá) Thor SoC 支持所有顯示器、傳感器集成至單一 SoC， 極大簡化了汽車制造的復(fù)雜程序， 并有助于傳感器數(shù)據(jù)更及時(shí)充分地復(fù)用，實(shí)現(xiàn)更流暢的汽車智能化功能。
優(yōu)化算力利用率： 當(dāng)前芯片還未做到完全的算力動(dòng)態(tài)分配， 但未來會(huì)從靜態(tài)配置的算力迭代至動(dòng)態(tài)分布的算力。例如， 下一代艙駕一體芯片可在需要時(shí)將大部分算力用于智駕，當(dāng)車停止智駕功能用于座艙娛樂時(shí)， 可以將算力騰出給到智駕域，因此單顆芯片的算力將得到更為高效的利用。
應(yīng)用層面創(chuàng)新空間更大： 隨著 L2+/L3 智駕功能逐步落地，駕駛員有望真正解放雙手，座艙娛樂與智能駕駛功能的聯(lián)系將更為緊密。當(dāng)前座艙域和智駕域相互獨(dú)立時(shí)， 可互通的信息較少，難以及時(shí)獲取對方數(shù)據(jù)信息，但艙駕融合以后， 有助于工程師在整體維度進(jìn)行功能開發(fā)，相互調(diào)度各自服務(wù)或資源，從而融合出更有創(chuàng)新性的應(yīng)用。
五、艙駕一體面臨諸多挑戰(zhàn)
目前對于跨域融合仍處于前期探索過程中，在實(shí)現(xiàn)真正的跨域融合之前，行業(yè)內(nèi)依然需要去解決諸多挑戰(zhàn)。對于硬件而言，將多個(gè)系統(tǒng)和功能融合在一起，對芯片設(shè)計(jì)方案的復(fù)雜程度提出更高的要求，同時(shí)芯片內(nèi)部的GPU和CPU等資源的分配仍需考量。對于軟件而言，智駕與智艙的OTA軟件模塊、升級模塊的數(shù)據(jù)量、數(shù)據(jù)包的大小存在差異，因此OTA的升級策略也存在一定的挑戰(zhàn)。
除了軟硬件層面的技術(shù)挑戰(zhàn)，工程化方面，智駕與智艙的開發(fā)體系與成熟度存在差異，艙駕融合后集成測試和回歸測試工作量較高，同時(shí)具有難度，目前很難實(shí)現(xiàn)“1+1＞ 2”的效果。
5.1 硬件層面的挑戰(zhàn)
芯片設(shè)計(jì)
將多個(gè)系統(tǒng)和功能進(jìn)行融合會(huì)使SoC芯片設(shè)計(jì)方案更加復(fù)雜。SoC芯片不僅需要具備上千TOPS的算力，還需將功耗控制在可接受的程度內(nèi)，對芯片的制程要求極高；
行業(yè)內(nèi)嘗試使用Chiplet（小芯粒技術(shù)）進(jìn)行SoC芯片設(shè)計(jì)，使各家芯片廠商可專注芯粒和IP，無需為多余的IP買單，并且小芯粒的流片良率更高。Chiplet技術(shù)可將不同制程的芯粒經(jīng)過選型直接封裝在一個(gè)SoC當(dāng)中，但其技術(shù)的挑戰(zhàn)在于高速帶寬部分，芯粒之間同樣需要進(jìn)行大通道數(shù)據(jù)的輸入與輸出
硬件資源分配
單芯片的艙駕融合使芯片內(nèi)部的GPU和CPU等資源共享， 但是資源分配方案的設(shè)計(jì)存在極大挑戰(zhàn)，兩個(gè)域的需求不同，硬件資源分配時(shí)既要定義應(yīng)用優(yōu)先級，同時(shí)需確保應(yīng)用有足夠資源預(yù)留；
單SoC芯片艙駕融合方案需要做內(nèi)存共享，使數(shù)據(jù)讀取更快，信息傳輸延遲更小，但DDR分配同樣面臨挑戰(zhàn) 。
5.2 軟件層面挑戰(zhàn)
OTA升級策略
座艙和智駕的OTA軟件模塊、升級模塊的數(shù)據(jù)量、數(shù)據(jù)包大小均存在差異，兩者有各自功能升級策略（座艙升級頻率更高）， 因此兩者OTA融合升級策略的設(shè)計(jì)存在挑戰(zhàn)；
軟件上的安全安全隔離
艙駕融合方案在軟件上的整合，需要做好安全隔離，同時(shí)確保不同應(yīng)用功能安全和信息安全， 因此需要從系統(tǒng)設(shè)計(jì)角度考慮如何實(shí)現(xiàn)隔離方案。
目前座艙的中控娛樂模塊需要達(dá)到ASIL A等級，儀表模塊需要達(dá)到ASIL B等級；智駕的泊車模塊需要達(dá)到ASIL B等級，行車模塊需要達(dá)到ASIL D等級。因此芯片底層的加速器資源針對功能安全等級的應(yīng)用如何進(jìn)行有效隔離同樣存在挑戰(zhàn)。
虛擬機(jī)技術(shù)帶來額外的硬件開銷
艙駕融合需要在操作系統(tǒng)層面做虛擬化技術(shù)，但采用虛擬機(jī)將會(huì)占用一定的硬件資源導(dǎo)致額外增加10%以上的CPU開銷，同時(shí)虛擬化也會(huì)帶來更多授權(quán)許可成本。
5.3工程化層面的挑戰(zhàn)
測試驗(yàn)證
智能駕駛在進(jìn)行底層軟件以及應(yīng)用軟件集成的過程中的部分問題尚未解決，現(xiàn)階段和座艙的相關(guān)功能進(jìn)行集成測試和回歸測試，不僅工作量較大，并且也很難保證整個(gè)產(chǎn)品的可靠性。
開發(fā)體系不同
智駕系統(tǒng)和座艙系統(tǒng)屬于兩套獨(dú)立的體系，擁有各自的開發(fā)節(jié)點(diǎn)和發(fā)展路線。智駕系統(tǒng)尚未完全成熟。若將兩者放在一個(gè)時(shí)間節(jié)點(diǎn)進(jìn)行開發(fā)，不僅達(dá)不到1+1大于2的效果，甚至還會(huì)相互阻礙，因此過早的交叉融合不利于各自發(fā)展。
六、主流頭部艙駕一體芯片布局
當(dāng)前各主流玩家均積極推出下一代架構(gòu)芯片，針對 BEV+Transformer 新技術(shù)范式與艙駕一體化趨勢進(jìn)行布局。我們認(rèn)為，大算力芯片市場當(dāng)前尚未收斂，新架構(gòu)刺激芯片迭代。目前來看， 英偉達(dá)和高通走在變革前列，地平線量產(chǎn)進(jìn)度領(lǐng)跑國內(nèi)市場，華為MDC或涅槃歸來，架構(gòu)變化下黑芝麻、輝羲智能等國產(chǎn)廠商亦有突圍機(jī)會(huì)。
6.1 英偉達(dá)
英偉達(dá) Thor SoC 提出“單芯片解決一切”， 算力一騎絕塵，架構(gòu)持續(xù)引領(lǐng)行業(yè)。Thor 可以借助NVLink-C2C 技術(shù)整合 Grace GPU、 Hopper GPU與次世代 GPU（ARM 最新服務(wù)器 CPU 架構(gòu) V2 或波塞冬平臺(tái)），實(shí)現(xiàn) 2000 TOPS的 FP8 效能，并支持單 SoC 實(shí)現(xiàn)座艙與智駕等功能。DRIVE Thor 能夠進(jìn)行多域計(jì)算，可以將自動(dòng)駕駛、車載信息娛樂等功能劃分為不同任務(wù)區(qū)間，同時(shí)運(yùn)行，互不干擾，并能夠?qū)⑺酗@示器、傳感器計(jì)算需求集中至單 SoC。多計(jì)算域隔離能力，可支持時(shí)間關(guān)鍵型的進(jìn)程不間斷同時(shí)運(yùn)行，在單 SoC 上可以同時(shí)運(yùn)行 Linux、QNX 和 Android，未來主機(jī)廠可以借助 Thor 隔離特定任務(wù)的能力，告別分布式的電子控制單元，整合全車功能。
?6.2 高通
高通在智能座艙領(lǐng)域具備深厚 know-how， 面向艙駕一體推出Snapdragon Ride Flex， 有望在新趨勢下成為英偉達(dá)的強(qiáng)勁對手。2022 年 9 月英偉達(dá)發(fā)布 Thor 后， 高通迅速發(fā)布對標(biāo)的 Snapdragon Ride Flex SoC，可同時(shí)支持座艙和智駕。為了實(shí)現(xiàn)最高等級的汽車安全， Flex 在硬件架構(gòu)層面向特定ADAS 功能實(shí)現(xiàn)隔離，并內(nèi)建 ASIL-D 級安全島。此外，預(yù)集成的軟件平臺(tái)支持多操作系統(tǒng)同時(shí)運(yùn)行，通過隔離的虛擬機(jī)和支持 AUTOSAR 的 OS 支持管理程序，滿足不同系統(tǒng)的工作負(fù)載和安全隔離需求。Snapdragon Ride Flex SoC 單顆配合外掛 AI 加速器，可以達(dá)到媲美英偉達(dá) Thor 的 2000 TOPS 算力。目前該芯片已經(jīng)出樣， 公司預(yù)計(jì)將于 2024 年開始量產(chǎn)。我們認(rèn)為，高通擅長構(gòu)建集成多功能域的 SoC 芯片，且在智能座艙領(lǐng)域具備深厚 know-how，有望基于 Snapdragon Ride Flex 芯片快速打通座艙與智駕域。與英偉達(dá)相比， 盡管高通在 GPU 與 AI算力上稍遜，但其自研 CPU 在性能功耗比與制程上相對領(lǐng)先。同時(shí)，高通也具備一定性價(jià)比優(yōu)勢，能夠通過共享消費(fèi)電子產(chǎn)能，攤薄自動(dòng)駕駛芯片研發(fā)與量產(chǎn)成本，有望在新趨勢下成為英偉達(dá)的強(qiáng)勁對手。
6.3 地平線
根據(jù) 36 氪報(bào)道，公司目前正在開發(fā)第六代芯片，年底將有新消息發(fā)布， 算力將是征程 5 的數(shù)倍， 有望支持艙駕一體。但相比于英偉達(dá)和高通在艙駕一體方面的積極布局，地平線相關(guān)披露較少。
6.4 黑芝麻
面向跨域計(jì)算場景，最新推出車規(guī)級跨域計(jì)算平臺(tái)“武當(dāng)”以及首款芯片 C1200 SoC?？缬蛴?jì)算平臺(tái)“武當(dāng)”系列能夠覆蓋座艙、智駕等智能汽車內(nèi)部多個(gè)不同域的需求，具有多域融合的能力。其中， C1200 SoC 瞄準(zhǔn)跨域融合的 E/E 架構(gòu)終局， 單顆芯片即可滿足包括 CMS（電子后視鏡）系統(tǒng)、行泊一體、整車計(jì)算、信息娛樂系統(tǒng)、智能大燈、艙內(nèi)感知系統(tǒng)等跨域計(jì)算場景。基于黑芝麻自研的 Extreme Speed Data Exchange Infrastructure（ESDE）架構(gòu) ， 一方面能夠安全地隔離不同功能安全等級要求的算力組合；另一方面， 可低時(shí)延處理并傳輸大流量數(shù)據(jù)，以充分利用算力。黑芝麻預(yù)計(jì)將于 2023 年內(nèi)提供 C1200 樣片。
6.5 輝羲智能
公司首款產(chǎn)品 R1 SoC 即針對 BEV+Transformer 以及艙駕一體新趨勢進(jìn)行設(shè)計(jì)， 規(guī)劃算力超 260TOPS，有望于 2024H1 SOP， 具備支持 BEV +Transformer 的最新架構(gòu)。公司主打“數(shù)據(jù)閉環(huán)定義芯片”， 基于自研大算力架構(gòu)，介于 ASIC 和 GPU 之間， 因此算法靈活性與通用性較高， 能夠在 AI 算力、CPU/GPU 性能、內(nèi)存帶寬以及整體架構(gòu)上支持大模型算法以及跨域計(jì)算等需求。
下載ECAD模型
