晶圓Fab廠之tapeout（流片）

1. 什么是Tape-Out？

Tape-out是指集成電路設(shè)計(jì)完成后，將設(shè)計(jì)文件提交給半導(dǎo)體制造廠進(jìn)行生產(chǎn)的過(guò)程。這個(gè)術(shù)語(yǔ)源自于早期設(shè)計(jì)是通過(guò)磁帶（tape）存儲(chǔ)并傳輸設(shè)計(jì)數(shù)據(jù)，如今盡管已經(jīng)使用電子文件，但“tape-out”這個(gè)詞依然沿用。

2. Tape-Out的重要性

Tape-out過(guò)程對(duì)于集成電路生產(chǎn)至關(guān)重要，主要原因如下：

a. 確認(rèn)設(shè)計(jì)

在設(shè)計(jì)的最后階段，確保所有的設(shè)計(jì)規(guī)則、功能要求和性能參數(shù)都得到滿足。任何錯(cuò)誤在這一步確認(rèn)后被發(fā)現(xiàn)可以在制造前得到糾正，避免昂貴的后續(xù)修復(fù)。

b. 生產(chǎn)準(zhǔn)備

制造廠需要標(biāo)準(zhǔn)化的設(shè)計(jì)數(shù)據(jù)（如GDSII或OASIS文件）來(lái)配置生產(chǎn)設(shè)備，設(shè)置光刻掩模，確保生產(chǎn)出來(lái)的芯片符合設(shè)計(jì)要求。

c. 驗(yàn)證和驗(yàn)證

通過(guò)全面的仿真和驗(yàn)證，確保設(shè)計(jì)在各種條件下都能正常工作。這包括邏輯仿真、時(shí)序分析、功耗分析等。

3. Tape-Out的步驟

a. 設(shè)計(jì)收斂

在設(shè)計(jì)階段的最后，工程師需要確保設(shè)計(jì)達(dá)到目標(biāo)指標(biāo)，包括性能、功耗和面積（PPA），并解決所有設(shè)計(jì)規(guī)則檢查（DRC）和布局布線檢查（LVS）的問(wèn)題。

b. 數(shù)據(jù)準(zhǔn)備

將設(shè)計(jì)轉(zhuǎn)換成標(biāo)準(zhǔn)的制造數(shù)據(jù)格式（如GDSII或OASIS）。這包括芯片的所有層次結(jié)構(gòu)信息。

c. 設(shè)計(jì)驗(yàn)證

通過(guò)仿真工具進(jìn)行全面驗(yàn)證，確保設(shè)計(jì)在邏輯、時(shí)序和電氣層面都符合要求。進(jìn)行靜態(tài)時(shí)序分析（STA）、功耗分析、信號(hào)完整性分析等。

d. 設(shè)計(jì)簽核

工程團(tuán)隊(duì)和客戶一起進(jìn)行最終的設(shè)計(jì)評(píng)審，確認(rèn)設(shè)計(jì)無(wú)誤后，正式簽署設(shè)計(jì)簽核文檔。

e. 數(shù)據(jù)傳輸

將設(shè)計(jì)數(shù)據(jù)安全地傳輸給制造廠，并在制造廠確認(rèn)收到完整、無(wú)誤的數(shù)據(jù)。

4. 制造廠的準(zhǔn)備

制造廠在收到設(shè)計(jì)數(shù)據(jù)后，會(huì)進(jìn)行以下準(zhǔn)備：

a. 光掩模制作

根據(jù)設(shè)計(jì)數(shù)據(jù)制作光掩模，這是制造芯片的核心步驟之一。

b. 工藝參數(shù)設(shè)置

設(shè)置制造設(shè)備的工藝參數(shù)，確保符合設(shè)計(jì)要求。

c. 試產(chǎn)

進(jìn)行小批量試產(chǎn)，驗(yàn)證制造工藝與設(shè)計(jì)的匹配性。

5. 風(fēng)險(xiǎn)與挑戰(zhàn)

a. 錯(cuò)誤成本

任何設(shè)計(jì)錯(cuò)誤都可能導(dǎo)致整個(gè)批次的芯片報(bào)廢，修復(fù)費(fèi)用高昂。

b. 時(shí)間周期

從設(shè)計(jì)到實(shí)際制造出芯片需要較長(zhǎng)時(shí)間，一旦發(fā)現(xiàn)問(wèn)題，重新設(shè)計(jì)和制造周期較長(zhǎng)。

c. 復(fù)雜性

隨著工藝技術(shù)的發(fā)展，設(shè)計(jì)和制造的復(fù)雜性增加，對(duì)工程師和制造廠的要求也越來(lái)越高。

南京某小型Fab在招聘有經(jīng)驗(yàn)的上述工程師，主要做探針卡，工藝是成熟制程，待遇跟老板談，歡迎自薦或推薦。

歡迎交流，長(zhǎng)按圖片加微信（請(qǐng)注明姓名+公司+崗位）。