1934
2021年1月發(fā)布的SRC十年計劃概述了模擬電子技術(shù)的新發(fā)展軌跡。在路線圖這一章節(jié)中，總結(jié)了模擬信號處理的短期、中期和長期前景，因為它涉及驅(qū)動模擬硬件的新興應用和趨勢。模擬組件硬件對世界機器接口、傳感、感知和推理系統(tǒng)至關(guān)重要。來自物理世界的信息是模擬的，世界上數(shù)量呈指數(shù)級增長的傳感器正在創(chuàng)建大量模擬輸入，這些信號的數(shù)字化將創(chuàng)建一個龐大的數(shù)字數(shù)據(jù)負載，這幾乎不可能在下游數(shù)字處理器中使用。模擬信號處理或“模擬邊緣”處理可以幫助減少必須數(shù)字處理的信號數(shù)量。在以下小節(jié)中，我們將介紹：
1.模擬和混合信號計算必須如何進行縮放以適應“模擬邊緣”處理
2.適應更大帶寬、更高吞吐量和更精細分辨率所需的數(shù)據(jù)轉(zhuǎn)換器的發(fā)展方向
3.物理電纜和管芯到管芯接口；安全傳感器融合；計時系統(tǒng)；以及功率減輕技術(shù)。
在許多需要模擬/混合信號領(lǐng)域創(chuàng)新的應用驅(qū)動因素中，主要驅(qū)動因素包括跨通信網(wǎng)絡和計算的低成本和能量優(yōu)化，以及高通量、低延遲和高帶寬6G無線通信傳感和高性能數(shù)據(jù)中心。
上述新興應用的性能和功率效率要求推動2.5D/3D架構(gòu)，這帶來了成本、設(shè)計方法和熱管理方面的挑戰(zhàn)。技術(shù)節(jié)點正朝著5納米以下的節(jié)點發(fā)展，這些節(jié)點包括柵極晶體管、納米片和基于叉片的器件。先進的封裝在將大型系統(tǒng)縮小到納米級實施中也發(fā)揮著重要作用。
在本節(jié)中，我們將回顧模擬和混合信號處理的各個方面，以及在未來五到十年中，每個方面的進展情況。每一個不同的領(lǐng)域都概述了規(guī)范和指標在十年內(nèi)的發(fā)展。
模擬和混合信號計算
未來十年，模擬電路將不斷發(fā)展，以利用成千上萬的專用于模擬任務的設(shè)備。前幾年的模擬設(shè)計取決于一些設(shè)備的詳細性能：放大器的輸入級，或典型PLL電路的元件——這些可以作為電路圖繪制，并通過仔細檢查單個設(shè)備的行為來理解和改進。
未來十年里，在非常小的器件中，這種已知的模擬設(shè)計技術(shù)可以通過多個小器件的串并聯(lián)來繼續(xù)，實際上，就是使用小型器件陣列來近似模擬更復雜的器件。
然而，由于使用了成千上萬的小型器件，它們的連接方式不必是簡單的串聯(lián)或并聯(lián)形式。模擬設(shè)計的一個新領(lǐng)域可以使用復雜的互連。舉個例子，無處不在的吉爾伯特乘數(shù)是六個器件的某種連接，產(chǎn)生乘數(shù)作用；在先進技術(shù)中，將連接數(shù)萬個器件以創(chuàng)建例如FFT或語音活動檢測器等。我們現(xiàn)在已經(jīng)超越了原理圖時代，進入了一個新的可能基于高級語言的設(shè)計框架，該框架將支持這些形式的模擬設(shè)計。
模擬FFT是一種先進制程的新模擬方法的示例，在一項研究中，通過輸出數(shù)萬個具有復雜互連的設(shè)備的工具和技術(shù)，演示了模擬FFT在模擬域中以>12位、低延遲性能運行的可能性。這樣的設(shè)計主要是布局的偽影：金屬間電容等，以及其他只有在布局完成后才可見的寄生效應。因此，為了實現(xiàn)這些新的模擬設(shè)計，需要CAD工具來創(chuàng)建原型布局，并允許工程師始終對物理布局造成的工件進行估計。
新的模擬設(shè)計師將把版圖作為設(shè)計流程的一部分，這在足夠復雜的CAD工具下是可以實現(xiàn)的，與其將布局偽影視為障礙，不如在設(shè)計中使用它們來降低功耗并提高精度。例如，在模擬FFT處理器的設(shè)計中，必須滿足兩個挑戰(zhàn)：每個模擬神經(jīng)元的系數(shù)值以及到下一層的非常復雜的連接。復雜的連接引入了明顯降低性能的磁道間電容，但一個足夠復雜的CAD工具實際上可以使用這些寄生效應在FFT中創(chuàng)建所需的系數(shù)。因此，我們目前的階段是，在設(shè)計圖完成之前，模擬設(shè)備的功能甚至不是很明顯。
諸如模擬FFT之類的模擬信號處理塊可以對與數(shù)據(jù)轉(zhuǎn)換器之類的模擬數(shù)據(jù)處理塊交互的模塊施加新的要求。許多模數(shù)轉(zhuǎn)換器（ADC）的傳統(tǒng)時分復用可以用頻分復用代替，當這樣做時，ADC的要求是信號的創(chuàng)新，而不是由時分復用引入的任意高速。在電信系統(tǒng)中，ODFM的任何給定頻率中的創(chuàng)新遠遠小于當前系統(tǒng)的載波或時分復用作用。因此，這樣可以節(jié)省功率并提高速度。
高級節(jié)點和模擬信號處理的其他方面：有限柵極電流（隧穿電流）
在現(xiàn)有技術(shù)的放大器中，采用了某些基極電流減小技術(shù)。這些是通過使用鏡像等布局的基極電流的開環(huán)估計，以近似抵消放大器的輸入電流。該方法可用于先進的薄柵FET工藝中，以實現(xiàn)不止一階抵消。具體來說，可以創(chuàng)建完全電容耦合的連續(xù)時間信號鏈，其中DC工作點由放大器輸入處的可變隧穿電流控制。這樣做的優(yōu)點是信號路徑元件不產(chǎn)生噪聲，并且開關(guān)電容器設(shè)計中通常存在的kT/C噪聲被限制在信號的子帶區(qū)域。這是目前在醫(yī)療設(shè)備中使用的技術(shù)，但如果用受控的柵極隧穿電流代替已知技術(shù)的電阻FETS，將導致更低的功率和更高的性能。這是另一個例子（類似于上面提到的軌道間電容），可以被認為是先進技術(shù)節(jié)點上可以提高性能的有益效果。
圖1 未來五到十年的模擬信號處理
新興模擬信號處理
近年來，基于邊緣計算的物聯(lián)網(wǎng)系統(tǒng)中已經(jīng)出現(xiàn)了用于AI/ML的模擬內(nèi)存計算，這正是得益于其低能耗運行。由于計算或傳感動作的納米級性質(zhì)，基于生物傳感和生物計算的新興組件需要模擬處理。當采用跨模擬和數(shù)字領(lǐng)域的混合處理方法時，大規(guī)模MIMO陣列處理已經(jīng)實現(xiàn)了最佳能效運行，并充分利用了兩者的優(yōu)點。完全同態(tài)加密和隱式邏輯是模擬計算的一個巨大機會，在模擬計算中，輸入端沒有DAC，輸出端沒有ADC，從而實現(xiàn)隱式方程解。
近零功率處理
對于通常在需要較低功率ADC/DAC的生物醫(yī)學應用中看到的能量采集系統(tǒng)，需要接近零功率處理。這要求每個信號的傳輸線使用有限，并且要求對信號路徑中的一階單極不敏感的信號能夠做到快速穩(wěn)定。也可能需要增加隱性信號的使用。
總結(jié)
模擬/混合信號處理中出現(xiàn)的共同主題是，當模擬處理機會出現(xiàn)時，必須利用這些機會，大膽地將模擬和數(shù)字之間的傳統(tǒng)邊界移動到模擬信號領(lǐng)域，并在能效或性能保證做出這樣的決定時，移動邊界以實現(xiàn)模擬信號領(lǐng)域的更多處理。
數(shù)據(jù)轉(zhuǎn)換器
如SRC半導體十年計劃中所述，數(shù)據(jù)轉(zhuǎn)換器（即模數(shù)轉(zhuǎn)換器ADC和數(shù)模轉(zhuǎn)換器DAC）將在從智能傳感到邊緣計算的廣泛應用（如機器學習）中發(fā)揮越來越重要的作用，未來幾年將需要性能范圍極其廣泛的數(shù)據(jù)轉(zhuǎn)換器（見圖2）。
圖2:數(shù)據(jù)轉(zhuǎn)換器領(lǐng)域：程序、分辨率和吞吐量
要達到這些性能水平，需要在工藝技術(shù)、應用程序和系統(tǒng)級架構(gòu)以及數(shù)據(jù)轉(zhuǎn)換器架構(gòu)本身等各個方面進行創(chuàng)新。工藝技術(shù)的進步通常有巨大作用，因為在大多數(shù)情況下，隨著幾何形狀的縮小，晶體管變得更快，能夠更有針對性地對模擬/混合信號應用提供一些顯著的優(yōu)點，例如改進的隔離和嚴格控制的閾值電壓的高速雙極晶體管。然而，在針對高性能數(shù)字應用的CMOS技術(shù)（例如，5nm CMOS）的情況下，電源電壓持續(xù)收縮，布局依賴效應（LDE）變得更加普遍，實際上使得設(shè)計具有所需性能的數(shù)據(jù)轉(zhuǎn)換器更具挑戰(zhàn)性，這推動了系統(tǒng)和數(shù)據(jù)轉(zhuǎn)換器體系結(jié)構(gòu)層面的創(chuàng)新需求。
如圖2所示，有非常廣泛的新興應用程序需要有顯著改進的數(shù)據(jù)轉(zhuǎn)換器性能。例如，考慮先前提出的用于模擬域中更多信號處理的模擬和混合信號計算技術(shù)，以及用于邊緣處理的數(shù)據(jù)轉(zhuǎn)換器架構(gòu)，如SRC十年計劃第1章所述，實現(xiàn)了對模擬到信息的高效和低延遲感測。新興應用的另一個示例是在使用幾百伏的EV電池管理應用中準確地感測低頻/DC電流信號，像這樣的應用需要專門的模擬前端處理技術(shù)和架構(gòu)。
在中頻范圍內(nèi)（例如，100KSPS至500MSPS），隨著體積和所需性能的增加，從高保真數(shù)字音頻到醫(yī)療應用（例如MRI和超聲）到汽車應用（例如，電機控制和安全（例如，安全氣囊控制））的應用也將需要顯著改進的性能（例如，成本、功率、精度、魯棒性等）。由于這些應用中的許多要求高精度、低失真性能，以及抗干擾性，并且在廣泛的操作條件下特別可靠，因此以低成本和低功率滿足這些要求的數(shù)據(jù)轉(zhuǎn)換器架構(gòu)將變得越來越重要。另一個例子是ADC的車載無線電接收器，它從接收到的信號中產(chǎn)生高保真音頻。在這種情況下，無雜散動態(tài)范圍（SFDR）是關(guān)鍵規(guī)范。對于可能影響人們健康和生活質(zhì)量的醫(yī)療和安全應用，此類要求變得更加重要?？赡軕糜谠搼妙I(lǐng)域的新數(shù)據(jù)轉(zhuǎn)換器架構(gòu)包括人工智能（AI）、機器學習（ML）輔助、基于時間的混合SAR/流水線ADC等。
此外，還有極為廣泛的新興應用，從5G/6G通信到高速串行鏈路，再到需要超高速、高性能數(shù)據(jù)轉(zhuǎn)換器的FMCW/PMCW汽車雷達。例如，對于6G小基站和用戶駐地設(shè)備（CPE）使用情況，需要具有約10b、10G/s性能的ADC和DAC。鑒于此應用需要大量的信號處理，數(shù)據(jù)轉(zhuǎn)換器必須在與信號處理相同的SOC上實現(xiàn)，這就提出了“劃分”的關(guān)鍵問題。在許多情況下，不斷改進的異構(gòu)封裝能力使關(guān)鍵IP能夠以該IP的最佳工藝技術(shù)開發(fā)，然后與其他系統(tǒng)組件一起封裝，這些組件也已經(jīng)以不同但最佳的工藝技術(shù)實現(xiàn)，以實現(xiàn)最佳的整體解決方案。但是，如上文所述的6G小基站/CPE使用案例所示，也有一些情況下，關(guān)鍵數(shù)據(jù)轉(zhuǎn)換器必須以非最佳的工藝技術(shù)開發(fā)。
用于汽車雷達的數(shù)字調(diào)制雷達（DMR）（例如，PMCW）代表了另一個示例，其中所需的數(shù)字信號處理要求將數(shù)據(jù)轉(zhuǎn)換器集成在同一芯片上。因此，一方面，需要盡可能利用具有超高速和分辨率的優(yōu)化工藝技術(shù)（例如FDSOI或SiGe BiCMOS）的ADC和DAC，另一方面，在主要用于數(shù)字（例如，5nm CMOS）的工藝技術(shù)中也需要超高速和高分辨率ADC和DAC。當最佳工藝技術(shù)可用時，可以優(yōu)化諸如連續(xù)時間∑-Δ或流水線ADC等常見的架構(gòu)，以滿足應用需求，但隨著應用需求的增加，特別是當使用非最佳工藝技術(shù)時，就必須開發(fā)新的創(chuàng)新架構(gòu)。
用于超高速應用的新興架構(gòu)的示例包括由Analog Devices發(fā)布的連續(xù)時間流水線ADC、由俄勒岡州立大學和IMEC的研究人員發(fā)布的基于環(huán)形放大器的架構(gòu)，以及基于時域的ADC架構(gòu)，如加州大學圣地亞哥分校和德克薩斯A&M大學的研究人員發(fā)表的那些。對最佳時間交錯技術(shù)的廣泛研究正在進行中，未來依舊需要繼續(xù)。還必須指出，在高速、高性能應用領(lǐng)域，對相應高性能時鐘的需求同樣至關(guān)重要。例如，上面描述的用于6G小基站/CPE的10-b、10Gs/s ADC使用情況將需要ADC采樣電路的時鐘具有~40fs rms抖動，這顯然不是一個簡單的要求。這一需求還將推動數(shù)據(jù)轉(zhuǎn)換器和時鐘IP開發(fā)人員之間的密切合作。
對于上述所有應用/使用情況，最重要的衡量標準是所開發(fā)的數(shù)據(jù)轉(zhuǎn)換器是否能在預期應用中在工藝、電壓和溫度上實現(xiàn)高產(chǎn)量、穩(wěn)健/安全的長期運行。例如，在FMCW雷達收發(fā)機中，最關(guān)鍵的規(guī)范之一是SFDR，因為在處理之后，來自目標的接收信號在ADC輸出中顯示為雜散，并且由ADC自身生成的雜散明顯低于來自任何目標的雜散是非常關(guān)鍵的。一旦驗證數(shù)據(jù)轉(zhuǎn)換器在預期應用中工作，則可以使用Walden或Schreier FOM等其他性能指標（FOM）來比較性能。
為了穩(wěn)健/安全運行，需要改進模擬/分析工具以滿足上述即將到來的數(shù)據(jù)轉(zhuǎn)換器需求。例如，如《角落模型：最佳時不準確，而它只會變得最差》中所述，用于模擬/混合信號設(shè)計的傳統(tǒng)PVT仿真技術(shù)不準確且不充分，需要更加魯棒的統(tǒng)計仿真技術(shù)。此外，隨著所需數(shù)據(jù)轉(zhuǎn)換器的速度和分辨率的提高，以及所使用的工藝技術(shù)變得越來越復雜，具有所需精度的模擬變得越來越難完成，并且需要更長的時間。另一個關(guān)鍵的仿真需求是需要隨著器件的老化對電路行為進行建模和預測。因此，還需要通過數(shù)據(jù)轉(zhuǎn)換器設(shè)計者和工具開發(fā)人員之間的協(xié)作來增強仿真、建模和布局能力。
用于蜂窩應用的數(shù)據(jù)轉(zhuǎn)換器
蜂窩數(shù)據(jù)轉(zhuǎn)換器可以大致分為基站和用戶設(shè)備（UE）。在這兩種情況下，都強烈希望用一個ADC或DAC覆蓋整個頻帶，這應該是未來研究的重點。對于ADC來說，這通常意味著數(shù)100MHz的帶寬，而對于DAC來說，這大約是帶寬的4到5倍。DAC必須具有比信道更多的帶寬的原因是通常采用PA預失真和/或包絡跟蹤，這需要更寬帶寬的 DAC。
動態(tài)范圍要求為中等硬度，約70-75dB/100MHz載波。低功率和低成本（即小面積）對于所有用戶設(shè)備情況以及基站數(shù)據(jù)轉(zhuǎn)換器來說都非常重要，盡管程度稍低。對于ADC轉(zhuǎn)換器，趨勢是向RF采樣靠近，這意味著RF信號將直接由ADC采樣。
隨著無線電向越來越小的節(jié)點移動，與模擬計數(shù)器部件相比，數(shù)字邏輯的相對成本、面積、功率和速度都有所提高。未來的研究可以探討如何利用數(shù)字的力量來改進數(shù)據(jù)轉(zhuǎn)換器。一個例子是DAC內(nèi)部的噪聲消除，以避免DAC之后昂貴的外部濾波和ADC的數(shù)字校準，以使其更好的容錯性。
通常，對于蜂窩ADC，關(guān)鍵度量不是SNDR，而是ADC在存在帶外干擾信號時處理帶內(nèi)載波的能力。對于DAC的相似性，目標通常是生成良好的帶內(nèi)信號，同時產(chǎn)生最小量的帶外（即RX頻帶）噪聲。
總結(jié)
未來幾年將需要性能范圍極其廣泛的數(shù)據(jù)轉(zhuǎn)換器，以滿足新興應用的廣泛系統(tǒng)需求。采用5nm以下的數(shù)字中心CMOS技術(shù)設(shè)計的數(shù)據(jù)轉(zhuǎn)換器將面臨更普遍的布局依賴效應（LDE），這使得高性能數(shù)據(jù)轉(zhuǎn)換器設(shè)計更具挑戰(zhàn)性，需要更多的“數(shù)字化”，并將需要在系統(tǒng)和數(shù)據(jù)轉(zhuǎn)換器架構(gòu)層面進行創(chuàng)新。6G系統(tǒng)需要高分辨率（>10位）和至少10GS/s的性能；鑒于將需要大量的信號處理，數(shù)據(jù)轉(zhuǎn)換器將需要以相同的數(shù)字技術(shù)實現(xiàn)，甚至可能集成一些數(shù)字前端信號處理任務。預計FoM將根據(jù)應用需求進行調(diào)整。
有線物理接口
驅(qū)動應用：網(wǎng)絡、存儲、汽車、高性能計算和加速器
關(guān)鍵性能指標：數(shù)據(jù)速率[Gb/s]、插入損耗[dB]、功率/能量效率[mW/Gb/s]/[pJ/bit]、誤碼率（BER）、調(diào)制類型/階數(shù)。
網(wǎng)絡和加速器應用的總帶寬需求不斷增加，導致所需的每通道數(shù)據(jù)速率急劇上升。多種有線標準已宣布每通道數(shù)據(jù)速率超過50Gbps，目前最高為224Gb/s。按照這些趨勢，每條傳輸線的數(shù)據(jù)傳輸率似乎每三到四年翻一番。為了滿足或甚至改善這些數(shù)據(jù)速率預測，需要創(chuàng)新的解決方案，包括I/O區(qū)域和能效、電路復雜性、可靠性、低抖動時鐘生成和分配等問題。雖然高數(shù)據(jù)速率導致了上述問題，但每一個問題的解決方案都會受到指定數(shù)據(jù)速率下信道丟失的嚴重影響。因此，通常圍繞信道范圍（信道損耗的電流替代）組織架構(gòu)和電路選擇的討論。
長距離傳輸
長距離應用的特點是非常高的信道損耗和笨重的信道分布。這些特性排除了簡單的線性均衡器，以支持高階（有時是非線性）均衡。目前的實現(xiàn)已經(jīng)集中在復雜的數(shù)字均衡器上，需要超高速ADC。這種選擇需要在混合信號前端和數(shù)字均衡方法中進行創(chuàng)新，以保持面積和能量效率。滿足所需采樣率所需的高度交錯數(shù)據(jù)轉(zhuǎn)換器（使用PAM4，100GS/s滿足200Gb/s/通道）也驅(qū)動時鐘生成和分配塊的精度要求。
展望未來，一條很有前途的道路是在光鏈路方面取得必要的進步，以便在目前被歸類為遠距離的應用中使用這種鏈路。由持續(xù)的形狀因數(shù)和光子學成本降低提供動力的共封裝光學，將使光子鏈路能夠用于長距離應用。接口電路中的最小混合信號設(shè)計技術(shù)將確保能量效率，使數(shù)據(jù)速率被大幅縮放。更重要的是，混合信號設(shè)計技術(shù)可以重新聚焦于解決集成問題，如共封裝光學器件中的接收器靈敏度降低或與PVT的調(diào)制器的不一致性。PDK或建模方法能夠?qū)崿F(xiàn)這種緊湊的代碼設(shè)計，并促進信號完整性和性能評估，這將是該方法成功的關(guān)鍵。
中/短距離傳輸
成本和形狀因素約束可能不支持用于介質(zhì)損耗信道分布的光學解決方案。在這些情況下，對收發(fā)器架構(gòu)進行重新評估，遠離數(shù)字實現(xiàn)，將為每通道數(shù)據(jù)速率擴展掃清道路。創(chuàng)新的混合信號均衡器和低復雜度數(shù)字均衡器可以在保持高能效方面發(fā)揮主要作用。在混合信號域中實現(xiàn)的以相關(guān)信道編碼（或1+αD）、最大似然序列估計（MLSE）和基于深度神經(jīng)網(wǎng)絡（DNN）的均衡器為中心的新方法將為高數(shù)據(jù)速率應用中的ADC/DSP收發(fā)器提供替代方案。將更傳統(tǒng)的DSP技術(shù)折疊到混合信號接收機中，將確保提高能量效率。
芯片到芯片互連
這類有線鏈路將受益于積極擴大長距離變體數(shù)據(jù)速率所需的所有創(chuàng)新。這里的數(shù)據(jù)速率和可靠性限制將與封裝、外圍組件和電路縮放以適應I/O密度限制的進步程度有關(guān)。需要進行創(chuàng)新以顯著減小ESD尺寸，或開發(fā)一種封裝方法，以允許在較少保護的情況下組裝和部署組件。還需要將接口重新設(shè)計為不需要終端的更簡單的RC互連。
[可能需要參考數(shù)據(jù)轉(zhuǎn)換器部分中關(guān)于100GS/s數(shù)據(jù)轉(zhuǎn)換器的額外段落]
EDA 工具
隨著AMS電路的性能、能量和面積需求的增加，以及制造技術(shù)的進步，設(shè)計者正在探索一個日益復雜的設(shè)計空間來滿足這些需求。
工藝進步。隨著我們轉(zhuǎn)移到更小的工藝節(jié)點并遷移到深納米尺度區(qū)域，這使得超高頻模擬電路的開發(fā)成為可能。然而，這些較小的技術(shù)節(jié)點會經(jīng)歷更大的失配（相對于器件參數(shù)）、降低的增益，并且對電路布局表現(xiàn)出更高的靈敏度。這些挑戰(zhàn)使電路設(shè)計復雜化，幾乎沒有留下容納誤差的余地。
專用電路。人們對利用AMS系統(tǒng)執(zhí)行傳感器處理任務、在內(nèi)存中和內(nèi)存附近執(zhí)行計算以及啟用新形式的計算非常感興趣——這些用途通過直接對感興趣的信號執(zhí)行計算來減少數(shù)據(jù)移動。實現(xiàn)這些系統(tǒng)的一個挑戰(zhàn)是確定模擬和數(shù)字處理元件之間的正確計算劃分，并確定最佳的功能要求、品質(zhì)因數(shù)和設(shè)計約束以指導設(shè)計。
新興制造和器件技術(shù)。近年來，出現(xiàn)了一系列新的設(shè)備技術(shù)和先進的集成工藝，這些技術(shù)有望帶來顛覆性的性能和能源效益，并實現(xiàn)新的計算形式。由于這些技術(shù)的設(shè)計基礎(chǔ)設(shè)施以及我們對相關(guān)物理過程的理解仍在不斷發(fā)展，因此使用新設(shè)備的架構(gòu)設(shè)計具有挑戰(zhàn)性。
如果評估設(shè)計的成本是免費的，這將從根本上改變設(shè)計過程。為了設(shè)計下一代AMS電路，設(shè)計者必須仔細優(yōu)化電路的設(shè)計、尺寸和布局，以實現(xiàn)良好的電路設(shè)計。目前，由于缺乏自動化，模擬設(shè)計人員有效評估和優(yōu)化候選設(shè)計的成本過高。由于必須考慮電路動力學的復雜性、工具的可擴展性以及精確電路模擬的相對成本，目前很少有模擬設(shè)計在實踐中真正實現(xiàn)自動化。因此，設(shè)計者必須花費大量的人力來構(gòu)建、優(yōu)化和布局潛在的電路設(shè)計——這種高設(shè)計成本極大地限制了可以探索的電路空間。
因此，我們必須投資于下一代AMS設(shè)計生產(chǎn)力工具，使設(shè)計師能夠在所有抽象層次上布局、探索、優(yōu)化和驗證模擬設(shè)計。這些新一代工具應使設(shè)計人員能夠有效地探索技術(shù)和流程節(jié)點日益復雜的設(shè)計空間，以確定最適合其用例的設(shè)計。
設(shè)計規(guī)范
設(shè)計者通常首先從客戶處引出所需電路的行為描述（例如，simulink模型）和一組設(shè)計要求（例如，增益和帶寬要求）。這個設(shè)計啟發(fā)過程需要將系統(tǒng)級設(shè)計目標轉(zhuǎn)化為電路級的表達。
系統(tǒng)級設(shè)計目標：通常，要優(yōu)化的端到端度量（例如分類精度、推斷時間）是一個復雜的系統(tǒng)級度量，需要在更廣泛的計算系統(tǒng)的上下文中評估電路。
電路的品質(zhì)因數(shù)：模擬設(shè)計者通常會優(yōu)化特定于電路的優(yōu)值，即表征電路性能的量化度量。需要將上述系統(tǒng)級度量轉(zhuǎn)換為對這些品質(zhì)因數(shù)的設(shè)計約束。
協(xié)商電路的設(shè)計要求通常是有成效的，因為降低功能規(guī)范的復雜性和放松強加的設(shè)計約束可以簡化電路的設(shè)計，并可能使設(shè)計者能夠更積極地優(yōu)化成本和資源利用。
在實踐中，協(xié)商這些規(guī)范是具有挑戰(zhàn)性的，因為它需要與通常不是電路專家的領(lǐng)域?qū)＜疫M行溝通。有效地向非專家傳達不同的設(shè)計權(quán)衡，并結(jié)合專家反饋，需要在各專業(yè)之間跨越一個不小的溝通差距。
早期設(shè)計生產(chǎn)工具：對于這些用例，開發(fā)早期設(shè)計生產(chǎn)力工具（功能抽象、早期設(shè)計探索工具），以使其它領(lǐng)域?qū)＜液碗娐穼＜夷軌騾R聚在一個仍然實現(xiàn)系統(tǒng)級設(shè)計目標的適當靈活的設(shè)計規(guī)范上。數(shù)字設(shè)計師利用這種協(xié)同設(shè)計技術(shù)，設(shè)計出以靈活性換取性能的特定領(lǐng)域加速器。
仿真
模擬電路仿真對于評估電路的行為和了解其性能特性至關(guān)重要。然而，精確模擬和計算效率高的模擬之間存在著根本的緊張關(guān)系。由于通常需要高度詳細的物理模型和高級模擬過程（例如統(tǒng)計模擬）來真實地評估設(shè)計，因此對于較小工藝節(jié)點處的電路來說，這種緊張會加劇。使用這些更高級的模型顯著增加了模擬設(shè)計所需的時間。類似地，在更高的頻率和更高的電路復雜性下，以所需的精度執(zhí)行模擬變得越來越耗時。因此，需要增強的仿真和建模能力來有效評估下一代電路設(shè)計。
電路設(shè)計優(yōu)化和布局
模擬設(shè)計過程包括構(gòu)建電路設(shè)計、優(yōu)化器件參數(shù)和構(gòu)建電路布局，以最小化資源使用并減輕非理想性。這些設(shè)計步驟相互影響——更改設(shè)備參數(shù)可能需要更改布局。在商業(yè)設(shè)計流程中，電路設(shè)計和布局是手動完成的，參數(shù)優(yōu)化通常是部分自動化的。此外，模擬電路設(shè)計通常高度專用于所使用的工藝節(jié)點、制造設(shè)施和器件技術(shù)，因此難以將其模塊化。這些因素使得即使是對設(shè)計進行微小的更改，成本也很高，并且難以重用設(shè)計。這些問題都隨著技術(shù)結(jié)點的縮小和設(shè)備的物理效應的增強而加劇。這種模塊化和自動化的缺乏使得模擬電路設(shè)計比數(shù)字電路設(shè)計更加困難。
研究人員探索了一系列加快模擬電路設(shè)計、優(yōu)化和布局的技術(shù)：
模擬設(shè)計語言。最近，研究人員設(shè)計了硬件生成器，可以按程序生成特定類別電路的設(shè)計和布局（Berkeley模擬生成器）。這些基于生成器的設(shè)計方法需要模擬設(shè)計人員進行大量的前期工作，優(yōu)點在于能夠開發(fā)可重復使用的電路，這些電路可以針對不同的工藝節(jié)點進行動態(tài)再生。
自動電路優(yōu)化器。研究人員此前還研究了自動執(zhí)行給定電路的參數(shù)優(yōu)化和布局的按鈕方法。這些方法利用基于電路仿真的黑盒和灰盒優(yōu)化器來評估參數(shù)化。這些性能問題的出現(xiàn)是因為精確的電路模擬需要大量計算，而黑盒和灰盒優(yōu)化器需要多次迭代才能收斂。
盡管已經(jīng)做了一些工作，但在實現(xiàn)實際電路設(shè)計的完全自動化優(yōu)化和布局之前，還有很長的路要走。我們建議擴展上述方法，并設(shè)計出適合自動化的新設(shè)計方法。此外，如果讓更多人可以加入這個問題領(lǐng)域，可能會取得更多進展：
工具流開源：這一問題領(lǐng)域?qū)⑹芤嬗诳蓴U展、開源AMS設(shè)計工具和開放PDK的持續(xù)開發(fā)。這些技術(shù)促進了勞動力的發(fā)展，因為個人可以在不需要昂貴的專有CAD工具許可證或與制造設(shè)施的特殊關(guān)系的情況下做出貢獻。目前，已經(jīng)有許多人在努力開發(fā)開源流程設(shè)計套件、低成本磁帶輸出（Global Foundries/Skywater）和開源/免費設(shè)計工具（CMC Electronics）。這些開放的工具流可以降低硬件開發(fā)成本，從而使模擬設(shè)計人員能夠解決可能從AMS中受益的中小型應用用例的長尾問題。
評估指標和基準集：為了引導更廣泛的社群努力解決商業(yè)電路設(shè)計中的問題并建立評估標準，開發(fā)現(xiàn)實的、開源的模擬電路基準供社區(qū)使用將是有益的。包括數(shù)字設(shè)計自動化在內(nèi)的許多領(lǐng)域都使用標準基準集來系統(tǒng)地評估不同方法的有效性。這里的一個關(guān)鍵問題是，如何評估以大型開源工藝節(jié)點為目標的自動化技術(shù)是否能很好地轉(zhuǎn)化為先進的納米級流程。
電路驗證和有效性確認
模擬驗證和有效性驗證-Verilog AMS，模型檢查器
目的：發(fā)現(xiàn)模擬數(shù)字設(shè)計中的系統(tǒng)級缺陷，根據(jù)功能規(guī)范驗證模擬設(shè)計，避免模擬組件中出現(xiàn)了引人注目的錯誤。
挑戰(zhàn)：通常這是通過對Verilog AMS模型的詳盡模擬來完成的。這對于涉及許多模擬和數(shù)字組件的復雜設(shè)計來說變得不切實際。
連接/安全：暴力測試不足以抵御對手。
潛在方向：可擴展模擬驗證，以在設(shè)計過程早期發(fā)現(xiàn)設(shè)計缺陷。
電源管理、電源分配和功率器件
來自European Roadmap的表11.3.1總結(jié)了應用和驅(qū)動指標。
表11.3.1：功率器件和驅(qū)動器的應用領(lǐng)域
如表所示，寬帶隙器件的優(yōu)勢在于：
1） 可以增加功率，減小裝置的體積和重量
2） 可高效運行，從而減少靜態(tài)損耗
3） 非常堅固
4） 具有高溫能力
5） 高度可靠
寬帶隙材料和器件
在過去的10年中，寬帶隙器件已經(jīng)成為硅在許多高壓/大電流應用中的替代技術(shù)。今天商業(yè)上感興趣的主要材料是硅（Si）、碳化硅（SiC）和氮化鎵（GaN），它們通常與氮化鎵和氮化鋁（AlxGa1-xN）的合金結(jié)合。目前，類SiC Si被實現(xiàn)為其自身襯底上的垂直器件，而GaN通常被實現(xiàn)為Si襯底上的橫向器件。SiC器件通常用于最高電壓應用，而GaN器件具有
- 極高功率下的最終擊穿電壓和設(shè)備運行參數(shù)
- 單個設(shè)備與串并聯(lián)組合
- Si上GaN與GaN上GaN
- Ga2O3
未來的主要挑戰(zhàn)是：
繼續(xù)解決設(shè)備可靠性和耐用性問題。問題包括短路雪崩性能和寬帶隙器件JEDEC規(guī)范的開發(fā)。
全集成GaN功率電子器件的開發(fā)。當前的GaN功率器件以與Si技術(shù)的混合形式存在。為了解決芯片上系統(tǒng)面臨的挑戰(zhàn)（柵極驅(qū)動器和實時診斷），需要以消除電感為目標。
GaN材料技術(shù)對實現(xiàn)垂直器件技術(shù)提出了許多挑戰(zhàn)。其中包括1）開發(fā)低成本、低缺陷、大面積基板。2） 離子注入和退火技術(shù)的持續(xù)發(fā)展以及3）器件的更好邊緣終端。
盡管SiC材料技術(shù)相對成熟，但由于襯底缺陷，如螺紋位錯和基面位錯，仍限制了可用器件面積。MOS器件的進一步柵極氧化物仍然存在挑戰(zhàn)。
電源電路架構(gòu)
關(guān)鍵問題：
1.轉(zhuǎn)換率與效率之間的權(quán)衡
2.不同功率等級的互連
3.垂直送電
4.適用于寬帶隙的更好的器件模型
5.數(shù)據(jù)中心當前轉(zhuǎn)換電壓在48和12 V之間，我們可以低于12 V嗎
納米功率
納米功率正變得越來越普遍。關(guān)鍵應用包括物聯(lián)網(wǎng)（IOT）和處理個人醫(yī)療數(shù)據(jù)收集的可穿戴應用。在醫(yī)學領(lǐng)域，數(shù)據(jù)收集目前集中在心臟病學方面，但我們預計未來將使用血液、汗液和唾液監(jiān)測生化指標。大多數(shù)應用使用鋰離子電池，這些應用通常需要寬動態(tài)范圍的功率和在該動態(tài)范圍內(nèi)的高效率。
關(guān)鍵問題：
1.優(yōu)化尺寸和成本。
2.形狀因素
3.電感器功率不足
4.未來的電力類型可能包括生物燃料電池
5.在動態(tài)范圍內(nèi)具有良好的功率效率
6.大負載步驟（如從微安快速變?yōu)楹涟玻┬枰粋€好的控制器快速響應
儲能元件
儲能/無源元件是功率轉(zhuǎn)換電路的關(guān)鍵部分，無論是單片集成、作為模塊的一部分還是外部。這些組件的技術(shù)進步（尺寸/密度、處理更高電壓/電流/熱條件的能力）可能對電力管理/配電系統(tǒng)產(chǎn)生重大影響。
- 電容器
- 電感器
- 壓電
射頻到太赫茲器件、電路和系統(tǒng)
在為無線系統(tǒng)開發(fā)基礎(chǔ)技術(shù)（IC技術(shù)、插入器、封裝等）制定十年計劃時，我們必須首先預測未來十年可能開發(fā)的系統(tǒng)類型。然而，所部署的系統(tǒng)類型不僅取決于技術(shù)因素，還取決于無線通信市場的增長、部署成本以及部分或完全波束阻塞引起的傳播損耗水平。其中許多因素超出了無線路線圖委員會主要半導體和電路專家的專業(yè)知識范圍。因此，我們試圖列出一些可能導致這些技術(shù)在商業(yè)部署中成功或失敗的新興技術(shù)和因素。
應用、頻帶和無線設(shè)備
應用包括汽車雷達、移動無線端點（即向移動終端用戶傳送信號）和固定無線端點（例如向家庭和企業(yè)等固定位置傳送數(shù)據(jù)）。它們都通過無線集線器與無線終端用戶設(shè)備通信；集線器可以通過光纖或無線回程連接到主網(wǎng)絡。當集線器間隔較近時，回程鏈路將具有較短的距離和較低的數(shù)據(jù)容量：這稱為無線前端傳，這種鏈路需要前端和后端收發(fā)器。
現(xiàn)在或?qū)碛糜谶@些的頻帶包括亞6GHz、28GHz和39GHz，這些是當前5G硬件的一部分。其他已分配用于無線通信和/或雷達或感興趣的頻帶包括~75-85 GHz、~90-95 GHz、~135-175 GHz和210-310 GHz。
頻帶選擇
在汽車雷達中，較短的波長為給定的雷達天線陣列區(qū)域提供了更好的角度分辨率。改進的角度分辨率可以更好地識別重要的相鄰物體，例如，停在橋下的摩托車手，或站在道路旁的一些行人。因此，如果IC和封裝工作良好且成本低，則需要更高的載波頻率。雖然增加載波頻率會增加最壞情況下的大氣衰減，但汽車雷達不需要在很長的范圍內(nèi)工作。例如，當汽車以67英里/小時的速度行駛時，300米范圍的雷達將提供10秒的危險警告。在如此短的范圍內(nèi)，甚至可以適應極端降雨的衰減；此外，即使雷達能讓駕駛員看到前方，也可以允許雷達距離在極端天氣下減小，因為如果在極端天氣中以67英里/小時的速度行駛，是無法安全控制汽車的。
更高的載波頻率也使MIMO系統(tǒng)更小，因此更易于部署。MIMO系統(tǒng)使用多個天線來輻射多個獨立的信號波束，每個波束攜帶單獨的數(shù)據(jù)。無線電頻譜被多次重復使用，在給定的分配帶寬中支持更大的容量。在MIMO集線器中，陣列寬度隨頻率的倒數(shù)而變化。在MIMO回程和端點鏈路中，MIMO陣列長度隨頻率的平方根倒數(shù)而變化；更高的頻率使得高容量MIMO系統(tǒng)更緊湊，因此更實用。
在無線通信中，政府可能會在更高的頻率上分配更多的頻譜，因為那里有更多的可用頻譜。分配的頻譜越寬，在給定的功率效率下可行的數(shù)據(jù)傳輸速率就越大：更復雜的調(diào)制允許在給定帶寬內(nèi)更快的數(shù)據(jù)傳輸，但我們必須使輻射的功率以指數(shù)方式增加。
高頻系統(tǒng)的缺點包括發(fā)射器和接收器IC的成本更高、性能更差、最壞情況下的大氣衰減減小范圍增加、發(fā)射器和接收器之間的物體（包括樹葉和樹木）阻擋波束的可能性更大。
由于大氣衰減較大，高頻系統(tǒng)通常支持較短的傳播范圍。濕熱天氣中的水蒸氣衰減在300GHz以上變得極端。在300GHz以上運行的系統(tǒng)必須是極短的距離，必須避開世界上炎熱潮濕的天氣，或者必須在較高的海拔運行，避免空氣及其濕氣。
高頻無線信號更容易被阻斷。在距離接收器距離R處的目標，即第一菲涅耳區(qū)區(qū)域，將阻擋大部分功率。這種堵塞可能發(fā)生在離散物體上，也可能發(fā)生在許多小物體的共同作用下，例如，樹木上的樹葉導致光束堵塞。高頻信號更容易被阻斷。
汽車雷達載頻的選擇
鑒于汽車雷達不需要支持超長距離，增加大氣衰減并不是一個實質(zhì)性的缺點。更高頻率的系統(tǒng)提供更好的角度分辨率，但IC和封裝性能較差（和/或更昂貴）。75GHz頻帶的汽車雷達如今已廣泛銷售。140GHz汽車雷達在低成本生產(chǎn)CMOS和高容量SiGe BiCMOS技術(shù)中很容易實現(xiàn)；200GHz似乎是當今低成本大眾市場IC技術(shù)的上限。
考慮到進一步提高角分辨率的潛力，200 GHz以上（可能高達300 GHz）的汽車雷達系統(tǒng)可能具有商業(yè)價值。這將需要使用功率增益截止頻率（500-600 GHz）高于當前大容量CMOS和SiGe BiCMOS技術(shù)的~300 GHz的半導體技術(shù)。已在低容量實驗室和/或?qū)ьl線工藝中證明了700GHz（SiGe HBT）、1100GHz（InP HBT）和1500GHz（InP-HEMT）的功率增益截止頻率。200 GHz以上的汽車雷達系統(tǒng)的大規(guī)模生產(chǎn)需要將其中一種材料用于高產(chǎn)量、低成本的制造。異構(gòu)集成技術(shù)可能是一個有利的解決方案，因為它將允許這樣的收發(fā)器僅使用先進高頻IC的非常小的管芯來構(gòu)建，而絕大多數(shù)IC區(qū)域是VLSI CMOS。
無線通信載波頻率的選擇
隨著5G系統(tǒng)的出現(xiàn)，公眾可以使用28GHz和39GHz收發(fā)器的手機。然而，在2020-2022年期間，全球范圍內(nèi)此類硬件的采用一直緩慢。這可能不僅僅反映了高容量無線市場的緩慢發(fā)展，它也反映了高頻傳播的基本困難。
移動無線端點將集線器連接到手機。這些鏈接的路徑隨著用戶的移動而變化很大，因此可能會因阻塞而丟失路徑。這是高頻系統(tǒng)的高路徑損耗和高阻塞概率帶來最大困難的應用。盡管28GHz和39GHz系統(tǒng)的商業(yè)部署正在進行，但未來的移動無線終端鏈路可能會遷移到較低的頻率，在當前的亞6GHz和28GHz頻帶之間，以最小化路徑損耗和波束阻塞概率。為了以較低的載波頻率提供所需的容量，因此需要較低的帶寬，將需要大規(guī)模MIMO。因此，未來十年移動無線終端的一條路徑是微波大規(guī)模MIMO。另一方面，28GHz和39GHz的緩慢采用可能僅僅反映了無線數(shù)據(jù)傳輸市場的緩慢增長。如果是這樣，隨著28GHz和39GHz的容量耗盡，在未來十年，移動無線終端可能會遷移到70-75GHz，甚至可能遷移到135-145GHz。
對于移動終端，載波頻率的選擇很大程度上取決于市場增長。如果信息密度（Gb/s/平方公里）較低，則無線集線器應間距較大，以保持基礎(chǔ)設(shè)施成本較低。如果信息密度很高，蜂窩區(qū)域（即中心間距）將減少，以減少每個中心的總數(shù)據(jù)容量。然后，集線器和用戶之間的傳播距離變小，高大氣衰減和更大的波束阻塞概率成為高頻系統(tǒng)不太嚴重的限制。
無線回程和前端將集線器連接到互聯(lián)網(wǎng)主干。低頻系統(tǒng)提供更大的范圍，更高頻率的系統(tǒng)可以提供更大的容量，這既來自于更多的可用頻譜，也來自于能夠支持更小維度陣列中的MIMO?？紤]到上述降雨衰減的頻率依賴性，在未來十年中，提供超過1公里范圍的系統(tǒng)將很可能使用<35 GHz的載波頻率，隨著頻率的降低，范圍將增加；則可行的數(shù)據(jù)速率為10Gb/s或更低。75、140、210或甚至280 GHz的系統(tǒng)可以支持100-1000 Gb/s的數(shù)據(jù)速率，但超過700 m的范圍將很難支持。由于傳播路徑是已知的，所以在這樣的系統(tǒng)中光束阻塞問題較小。固定無線端點將使用類似于前端傳輸?shù)挠布筒渴?，但每個端點鏈路所需的容量將小于后端鏈路。28、39、75，甚至140 GHz的載波頻率是可行的；即使是75GHz頻帶也應足以提供>50 Gb/s/鏈路，足以滿足未來十年許多固定目的地的需求。
IC技術(shù)
射頻優(yōu)化的大規(guī)模生產(chǎn)CMOS VLSI技術(shù)今天提供300GHz的功率增益截止頻率。CMOS晶體管噪聲系數(shù)和CMOS晶體管RF輸出功率足以支持100GHz以下的高性能RF/無線移動收發(fā)器。對于工作在100GHz以下的集線器和回程收發(fā)器，CMOS芯片組可以補充GaN HEMT或SiGe HBT功率放大器。在100-160 GHz之間，CMOS IC的性能足以用于較短距離的鏈路。將CMOS與InP HBT、SiGe HBT或GaN HEMT功率放大器或InP HEMT低噪聲放大器結(jié)合將允許更大范圍或更高容量的鏈路。
大規(guī)模生產(chǎn)的SiGe BiCMOS具有類似于CMOS的截止頻率，高性能SiGe HBT已被報道為實驗室演示或試點生產(chǎn)技術(shù)。隨著這些過渡到大規(guī)模生產(chǎn)，更高頻率的系統(tǒng)將在硅技術(shù)中變得可行。
InP HBT技術(shù)目前已在小批量試生產(chǎn)中建立，可輕松實現(xiàn)100-300 GHz功率放大器的創(chuàng)紀錄功率和效率。如果市場需求能夠支撐這樣做的成本，InP HBT技術(shù)的生產(chǎn)版本可能會出現(xiàn)。
InP HEMT技術(shù)目前已在軍事和科學應用的小批量試生產(chǎn)中建立，是迄今為止任何頻率下噪聲系數(shù)最低的晶體管技術(shù)。如果市場需求能夠支撐這樣做的成本，InP HEMT技術(shù)的生產(chǎn)版本可能會出現(xiàn)。
在100GHz以下，GaN HEMT技術(shù)提供了創(chuàng)紀錄的RF輸出功率和效率。全世界都在進行研發(fā)工作，以擴展和提高GaN HEMT作為100GHz以上高效功率技術(shù)的性能。
目前已經(jīng)開發(fā)出使用倒裝芯片鍵合和Cu螺柱的IC插入器接口，用于將微處理器連接到存儲器和其他數(shù)字IC。高密度銅柱倒裝芯片技術(shù)即使在DC-300GHz上也表現(xiàn)良好。因此，這為無線系統(tǒng)提供了極好的基線封裝技術(shù)。
用于支持高效天線和低損耗傳輸線的無線系統(tǒng)（尤其是30-300GHz）的封裝也需要至少一個低介電常數(shù)材料平面。封裝的介電材料必須具有高導熱性，以支持IC和功率放大器晶體管的散熱，或者必須提供密集的散熱孔陣列。通常，封裝必須同時支持高密度、低介電常數(shù)和高導熱性。
在未來十年中，許多無線系統(tǒng)將集成CMOS發(fā)射器和接收器IC，這些IC與非常小的非CMOS（SiGe HBT、InP HBT、In P HEMT、GaN HEMT）功率放大器和低噪聲放大器IC緊密集成。該組件必須支持這些組件的密集集成、適當?shù)臒峁芾砗瓦m當?shù)母哳l連接。在高頻陣列中，封裝設(shè)計變得更加困難，其中RF信道和天線通常必須以半波長橫向（水平）間距放置。在固定基礎(chǔ)設(shè)施收發(fā)器中，例如用于集線器和前向和回程收發(fā)器的收發(fā)器，所需的垂直波束轉(zhuǎn)向范圍大大小于180度，因此，盡管陣列元件橫向間距可以被限制為半波長，但陣列元件垂直間距可以是幾個波長。由于每個RF通道的可用面積更大，對封裝集成密度和熱密度的要求有所放松。
相關(guān)技術(shù)：無線電處理器
具有GHz帶寬和低延遲要求的大型陣列系統(tǒng)的信號處理產(chǎn)生了一些獨特和極端的處理需求。在許多情況下，這些處理器可能需要針對其需求進行優(yōu)化，并且可能不同于常規(guī)高性能計算甚至GPU/AI工作負載所需的處理器。我們將參考第10章的工作，但也將跟蹤這些高性能GHz帶寬系統(tǒng)的具體發(fā)展。
