加入星計劃，您可以享受以下權(quán)益：

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴散
  • 作品版權(quán)保護
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

FPGA

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

FPGA（Field Programmable Gate Array）是在PAL （可編程陣列邏輯）、GAL（通用陣列邏輯）等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

FPGA（Field Programmable Gate Array）是在PAL （可編程陣列邏輯）、GAL（通用陣列邏輯）等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。收起

查看更多
  • 源碼系列：基于FPGA的計算器設(shè)計（附源工程）
    源碼系列：基于FPGA的計算器設(shè)計（附源工程）
    本次的設(shè)計主要通過矩陣鍵盤來實現(xiàn)按鍵的加減乘除運算，通過按下有效鍵值來當被加數(shù)或者被除數(shù)等等，按下10 -- 13等數(shù)字來表示對應(yīng)的運算符。按鍵鍵值15表示等于號。
  • FPGA的設(shè)計優(yōu)化與DDR3的使用
    FPGA的設(shè)計優(yōu)化與DDR3的使用
    fpga學(xué)徒一枚，會持續(xù)分享FPGA學(xué)習(xí)周報，也歡迎各位小伙伴指正。1.面積優(yōu)化：就是在實現(xiàn)預(yù)定功能的情況下，使用更小的面積。通過優(yōu)化，可以使設(shè)計能夠運行在資源較少的平臺上，節(jié)約成本，也可以為其他設(shè)計提供面積資源。
    265
    12/26 16:36
  • Cadence Palladium Z3 和 Protium X3 系統(tǒng)
    楷登電子（美國 Cadence 公司，NASDAQ：CDNS）在上半年推出了新一代 Cadence? Palladium? Z3 Emulation 和 Protium? X3 FPGA 原型驗證系統(tǒng)，這是一個顛覆性的數(shù)字孿生平臺，基于業(yè)界卓越的 Palladium Z2 和 Protium X2 系統(tǒng)，旨在應(yīng)對日益復(fù)雜的系統(tǒng)和半導(dǎo)體設(shè)計，加速更先進的 SoC 的開發(fā)進度。Palladium 和
  • 源碼系列：基于FPGA的音樂蜂鳴器設(shè)計（附源工程）
    源碼系列：基于FPGA的音樂蜂鳴器設(shè)計（附源工程）
    今天給大俠帶來基于FPGA的音樂蜂鳴器設(shè)計。本設(shè)計使用的是無源蜂鳴器，也可稱為聲響器，原理電路圖如下所示。它沒有內(nèi)部驅(qū)動電路，無源蜂鳴器工作的理想信號為方波，如果給直流，蜂鳴器是不響應(yīng)的，因為磁路恒定，鉬片不能震動發(fā)音。
  • 源碼系列：基于FPGA的中值濾波器設(shè)計(附源碼)
    源碼系列：基于FPGA的中值濾波器設(shè)計(附源碼)
    今天給大俠帶來基于FPGA的中值濾波器設(shè)計。本設(shè)計采用3*3的滑動窗口，先將3*3窗口中每一列數(shù)據(jù)進行從大到小的排序，列排序后，再對窗口中每一行的數(shù)據(jù)從大到小進行排序，之后再對窗口中對角線上的數(shù)據(jù)進行排序，得到中間值，即為9個數(shù)的中值。其示意圖如下：
  • 見證 2024｜九圖帶您回顧芯驛電子年度高光時刻
    見證 2024｜九圖帶您回顧芯驛電子年度高光時刻
    2024 年，是芯驛電子技術(shù)創(chuàng)新與行業(yè)合作齊頭并進的一年。作為一家擁有?AUMO（專注車載智能）?和?ALINX（聚焦 FPGA 行業(yè)解決方案）?品牌的企業(yè)，我們始終以客戶為中心，致力于幫助客戶降低產(chǎn)品開發(fā)驗證成本、加速產(chǎn)品上市周期。 AUMO 智能車載領(lǐng)域的創(chuàng)新與成長 2024 年 3 月 18 日，AUMO 成功通過了 ISO 26262:2018 功能安全 ASIL D 流程認證，標志著芯驛
    301
    12/25 09:04
  • Lattice連發(fā)三款新品，鞏固其在中小型FPGA市場的地位
    Lattice連發(fā)三款新品，鞏固其在中小型FPGA市場的地位
    Lattice認為，未來驅(qū)動公司業(yè)績增長的關(guān)鍵點有五大方向，分別為：網(wǎng)絡(luò)邊緣AI中的推理，數(shù)據(jù)中心AI中的平臺管理功能和網(wǎng)絡(luò)安全功能，傳感器到云端互聯(lián)的接口轉(zhuǎn)換和適配，后量子安全，以及機器人&仿真機器人中的AI功能和接口等。
    708
    12/23 16:57
  • ALINX 發(fā)布 AXVU13P：AMD Virtex UltraScale+ FPGA 開發(fā)平臺
    ALINX 正式發(fā)布 AMD Virtex UltraScale+ 系列 FPGA PCIe 3.0 綜合開發(fā)平臺 AXVU13P！ 這款搭載 AMD 16nm 工藝 XCVU13P 芯片的高性能開發(fā)驗證平臺，憑借卓越的計算能力和靈活的擴展性，專為應(yīng)對復(fù)雜應(yīng)用場景和高帶寬需求而設(shè)計，助力技術(shù)開發(fā)者加速產(chǎn)品創(chuàng)新與部署。 隨著 5G、人工智能和高性能計算等領(lǐng)域的迅猛發(fā)展，各行業(yè)對計算能力、靈活性和高速
    382
    12/20 15:13
  • FPGA“探花”萊迪思：2025下半年迎來“U形復(fù)蘇”？
    FPGA“探花”萊迪思：2025下半年迎來“U形復(fù)蘇”？
    營收排名全球第三的FPGA企業(yè)萊迪思(Lattice Semiconductor)正在面臨增長難題。當前，全球半導(dǎo)體產(chǎn)業(yè)在經(jīng)歷全行業(yè)下行周期后普遍回暖，“逆勢而行”的萊迪思將如何破局？
  • Xilinx Zynq系列FPGA實現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估
    Xilinx Zynq系列FPGA實現(xiàn)神經(jīng)網(wǎng)絡(luò)中相關(guān)資源評估
    FPGA并沒有像軟件那樣用已有的cache，F(xiàn)PGA的HLS編譯器會在FPGA中創(chuàng)建一個快速的memory architecture以最好的適應(yīng)算法中的數(shù)據(jù)樣式（data layout）。因此FPGA可以有相互獨立的不同大小的內(nèi)部存儲空間，例如寄存器，移位寄存器，F(xiàn)IFOs和BRAMs。
  • 加強低功耗FPGA的領(lǐng)先地位
    加強低功耗FPGA的領(lǐng)先地位
    在快速發(fā)展的技術(shù)領(lǐng)域，從以云端為中心到以網(wǎng)絡(luò)邊緣為中心的創(chuàng)新轉(zhuǎn)變正在重塑數(shù)據(jù)的處理和利用方式。這種轉(zhuǎn)變的驅(qū)動力來自于對網(wǎng)絡(luò)邊緣人工智能、傳感器與云端互連以及彈性安全日益增長的需求。 FPGA憑借其無與倫比的靈活性和性能引領(lǐng)著這一變革。從數(shù)據(jù)中心到網(wǎng)絡(luò)邊緣設(shè)備，這些多功能器件正被集成到廣泛的應(yīng)用中，實現(xiàn)更高效、更強大的計算解決方案。FPGA提供的加速處理能力和適應(yīng)性，再加上人工智能（AI）技術(shù)的進步
  • 萊迪思推出全新中小型FPGA產(chǎn)品，進一步提升低功耗FPGA的領(lǐng)先地位
    全新推出萊迪思Nexus 2下一代小型FPGA平臺、發(fā)布萊迪思Avant 30和Avant 50系列器件擴展中端產(chǎn)品組合、增強了針對特定應(yīng)用的解決方案集合和設(shè)計軟件工具的功能? 在萊迪思2024年開發(fā)者大會上，萊迪思半導(dǎo)體（NASDAQ：LSCC）推出全新硬件和軟件解決方案，拓展了公司在網(wǎng)絡(luò)邊緣到云端的FPGA創(chuàng)新領(lǐng)先地位。全新發(fā)布的萊迪思Nexus? 2下一代小型FPGA平臺和基于該平臺的首個器
  • FPGA Signal tap 邏輯分析儀使用教程
    FPGA Signal tap 邏輯分析儀使用教程
    本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí)，從最基本的數(shù)字電路基礎(chǔ)開始，最詳細操作步驟，最直白的言語描述，手把手的“傻瓜式”講解，讓電子、信息、通信類專業(yè)學(xué)生、初入職場小白及打算進階提升的職業(yè)開發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機會。
  • 芯華章推出新一代高性能FPGA原型驗證系統(tǒng)
    芯華章推出新一代高性能FPGA原型驗證系統(tǒng)
    新品發(fā)布 XEPIC 不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新，特別是基于RISC-V等多種異構(gòu)處理器架構(gòu)的定制化高性能應(yīng)用芯片，對硬件驗證平臺的性能、容量、高速接口、調(diào)試能力都提出了更高要求，因此作為國產(chǎn)EDA公司的芯華章科技，也在不斷提升硬件驗證的對應(yīng)方案和產(chǎn)品能力。 HuaPro P3作為芯華章第三代FPGA驗證系統(tǒng)產(chǎn)品，采用最新一代可編程SoC芯片，結(jié)合自研的HPE Compiler工具鏈
  • IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP
    IP Your Way——您提供規(guī)格，然后SmartDV為您生成定制IP
    作者：Karthik Gopal SmartDV Technologies亞洲區(qū)總經(jīng)理 智權(quán)半導(dǎo)體科技（廈門）有限公司總經(jīng)理 無論是在出貨量巨大的消費電子市場，還是針對特定應(yīng)用的細分芯片市場，差異化芯片設(shè)計帶來的定制化需求也在芯片設(shè)計行業(yè)中不斷凸顯，同時也成為了芯片設(shè)計企業(yè)實現(xiàn)更強競爭力和更高毛利的重要模式。所以，當您在為下一代SoC、ASIC或FPGA項目采購設(shè)計IP，或者尋求更適合的驗證解決方
  • FPGA打磚塊小游戲
    FPGA打磚塊小游戲
    今天給大俠帶來在FPAG技術(shù)交流群里平時討論的問題答疑合集，以后還會多推出本系列，話不多說，上貨。Q：FPGA打磚塊小游戲，如何基于FPGA用verilog語言在Vivado平臺上寫打磚塊小游戲，最好能用到PS2與VGA。

正在努力加載...