全加器是一種邏輯電路,用于在兩個(gè)二進(jìn)制數(shù)字之間執(zhí)行完整的加法運(yùn)算。全加器由三個(gè)輸入和兩個(gè)輸出組成,其中輸入包括兩個(gè)待加二進(jìn)制數(shù)位和前一個(gè)位置產(chǎn)生的進(jìn)位信號(hào),輸出則為該二進(jìn)制數(shù)位的和以及下一個(gè)位置產(chǎn)生的進(jìn)位信號(hào)。
閱讀更多行業(yè)資訊,可移步與非原創(chuàng),探尋北交所半導(dǎo)體行業(yè)的“隱形冠軍”、中國(guó)AIoT產(chǎn)業(yè)分析報(bào)告(2023版完整報(bào)告下載)、本土信號(hào)鏈芯片上市公司營(yíng)收top10 等產(chǎn)業(yè)分析報(bào)告、原創(chuàng)文章可查閱。
1.全加器的定義
全加器是一種序列邏輯電路,其主要作用是計(jì)算兩個(gè)二進(jìn)制數(shù)位以及上一位傳遞下來的進(jìn)位幾率后的二進(jìn)制數(shù)位值以及向下傳遞的新的進(jìn)位幾率。
2.全加器的真值表
輸入A | 輸入B | 輸入進(jìn)位Cin | 輸出進(jìn)位Cout | 輸出S |
---|---|---|---|---|
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |
3.全加器原理
全加器采用了兩個(gè)半加器的級(jí)聯(lián),并通過引入額外的輸入以實(shí)現(xiàn)是否考慮上一位產(chǎn)生的進(jìn)位信號(hào)。在電路實(shí)現(xiàn)中,使用異或門、與門和或門來分別表示和、進(jìn)位和總進(jìn)位三個(gè)輸入。通過電路的連通,可以得到全加器的輸出。