1472
隨著摩爾定律和技術(shù)的發(fā)展，芯片集成度也越來越高，與之伴隨的就是崗位愈加細(xì)分。芯片產(chǎn)業(yè)鏈很長且環(huán)環(huán)相扣，每一個環(huán)節(jié)都需要不同的工程師角色分工協(xié)作。
很多人以為芯片工程師就是單純搞芯片的工程師，殊不知這其中可能要分十幾個崗位。所以芯片行業(yè)到底有多少種工程師呢？我們得從不同的環(huán)節(jié)開始說起。
芯片設(shè)計(jì)環(huán)節(jié) IC Design
系統(tǒng)架構(gòu)師
IC崗位天花板，對技術(shù)深度和技術(shù)廣度的要求都非常高。至少需要十年以上的經(jīng)驗(yàn)才能勝任，或者說才有機(jī)會、有資格成為架構(gòu)師。
崗位內(nèi)容：分析產(chǎn)品需求、設(shè)計(jì)系統(tǒng)方案、芯片架構(gòu)規(guī)劃、定義芯片Spec任職要求：10年+經(jīng)驗(yàn)
前端設(shè)計(jì)- DE
負(fù)責(zé)描述并實(shí)現(xiàn)芯片的具體行為和功能，主要是邏輯設(shè)計(jì)。前端設(shè)計(jì)工程師要根據(jù)Spec，通過硬件描述語言設(shè)計(jì)RTL代碼，實(shí)現(xiàn)芯片的功能。
崗位內(nèi)容：HDL編碼、仿真驗(yàn)證、SDC編寫、邏輯綜合、STA檢查、形式化驗(yàn)證任職要求：熟悉邏輯設(shè)計(jì)，熟悉數(shù)字芯片IP模塊，熟練掌握Verilog HDL語言。微電子/集成電路碩士優(yōu)先
功能驗(yàn)證- DV
是保證芯片功能正確性和完整性最關(guān)鍵的環(huán)節(jié)。功能驗(yàn)證工程師要對RTL代碼進(jìn)?EDA仿真，從中發(fā)現(xiàn)RTL代碼BUG后，再提交設(shè)計(jì)?程師進(jìn)?BUG修復(fù)。崗位內(nèi)容：搭建驗(yàn)證環(huán)境、設(shè)計(jì)測試向量、收集驗(yàn)證覆蓋率任職要求：熟練掌握驗(yàn)證工具，需要涉及部分軟件編程
DFT設(shè)計(jì)- DFT
在設(shè)計(jì)階段就考慮到測試階段，提高芯片流片之后的可測試性。DFT設(shè)計(jì)工程師對技術(shù)廣度要求比較高，需要懂設(shè)計(jì)、懂測試、懂電路。崗位內(nèi)容：DFT架構(gòu)定義、DFT電路設(shè)計(jì)、生成測試向量任職要求：熟悉DFT原理、流程，熟悉相關(guān)EDA工具
后端實(shí)現(xiàn)（后端設(shè)計(jì)）- PR
是連接設(shè)計(jì)與制造的橋梁，主要是物理設(shè)計(jì)。后端實(shí)現(xiàn)工程師要把驗(yàn)證后的RTL代碼轉(zhuǎn)化成門級網(wǎng)表，再通過布局布線、物理驗(yàn)證，最終產(chǎn)?供制造?的GDSII數(shù)據(jù)。崗位內(nèi)容：物理結(jié)構(gòu)分析、邏輯分析、布局布線、版圖編輯、版圖物理驗(yàn)證任職要求：熟悉后端設(shè)計(jì)工具，熟悉版圖，了解芯片制造工藝
以上是針對數(shù)字方向的崗位，如果是模擬的話，崗位就分為模擬電路設(shè)計(jì)和模擬版圖設(shè)計(jì)。(模擬同樣需要架構(gòu)師）
模擬電路設(shè)計(jì)（模擬設(shè)計(jì)）- AD
就是通過宏觀測量約束子電路的性能而實(shí)現(xiàn)電路功能與設(shè)計(jì)。崗位內(nèi)容：高層次布局規(guī)劃、電路設(shè)計(jì)、仿真優(yōu)化、版圖指導(dǎo)任職要求：熟悉模擬電路原理，熟悉電路單元結(jié)構(gòu)，熟悉半導(dǎo)體器件及工藝，熟練掌握相應(yīng)EDA工具
模擬版圖設(shè)計(jì)（模擬版圖）- Layout
就是把電路語?轉(zhuǎn)化成可輸出的芯?，是連接模擬芯片設(shè)計(jì)和制造的橋梁。模擬版圖工程師要通過EDA設(shè)計(jì)?具，進(jìn)?布局布線等工作，最終?成可供芯?輸出的GDSII數(shù)據(jù)。崗位內(nèi)容：物理布局布線、設(shè)計(jì)規(guī)則檢查、電路與版圖?致性檢查、寄?參數(shù)提取及后仿真任職要求：熟練掌握版圖設(shè)計(jì)工具
芯片制造、封測環(huán)節(jié) IC Fabrication
晶圓制造廠和芯片封測廠的崗位也是越來越細(xì)分的，而且不同公司對于崗位的叫法也會有所出入，所以具體還是要看崗位JD。這里就給大家羅列幾個常見的崗位。
設(shè)備工程師 - EE
需要保證生產(chǎn)設(shè)備的正常運(yùn)轉(zhuǎn)。設(shè)備是要日夜持續(xù)運(yùn)轉(zhuǎn)的，所以這個崗位有夜班要求。崗位內(nèi)容：監(jiān)控設(shè)備運(yùn)行參數(shù)、日常保養(yǎng)設(shè)備、解決設(shè)備問題、配合工藝提升良率任職要求：相關(guān)專業(yè)背景，熟悉設(shè)備儀器
工藝工程師 - PE
也叫單項(xiàng)工藝工程師，需要保證工藝的穩(wěn)定性。崗位內(nèi)容：負(fù)責(zé)芯片制造過程中，氧化、刻蝕、光刻、金屬、注入、外延等單項(xiàng)工藝步驟的研發(fā)與量產(chǎn)支持。任職要求：精通單項(xiàng)工藝原理、工藝步驟的設(shè)備儀器，熟悉工藝研發(fā)和量產(chǎn)遷移的科學(xué)方法。
工藝整合工程師 - PIE
PIE工程師需要針對特定技術(shù)節(jié)點(diǎn)或特定產(chǎn)品，去解決芯片制造過程中出現(xiàn)的問題。崗位內(nèi)容：工藝流程的搭建與優(yōu)化、定義設(shè)計(jì)規(guī)則、監(jiān)控工藝數(shù)據(jù)任職要求：精通半導(dǎo)體物理、器件物理，熟悉工藝、溝通協(xié)調(diào)能力高，擅長問題分析及溯源
良率工程師 - YE
主要圍繞“缺陷分析”和“良率提升”展開工作。崗位內(nèi)容：研究和監(jiān)測生產(chǎn)過程中的缺陷產(chǎn)生、消除系統(tǒng)性缺陷、提升芯片良品率任職要求：熟悉工藝流程和缺陷，熟悉統(tǒng)計(jì)分析，了解半導(dǎo)體物理，器件物理
質(zhì)量工程師 - QE
保證制程穩(wěn)定性和芯片可靠性，需要監(jiān)督各部門、各環(huán)節(jié)的生產(chǎn)情況
崗位內(nèi)容：可靠性測試、失效分析、質(zhì)量管理、提供解決方案
任職要求：熟悉工藝流程、熟練掌握質(zhì)量分析工具
封裝工程師
需要配合研發(fā)團(tuán)隊(duì)對芯片進(jìn)行封裝，確?？缮a(chǎn)制造性。
崗位內(nèi)容：芯片封裝設(shè)計(jì)、維護(hù)管理設(shè)計(jì)文檔、優(yōu)化工藝流程、開發(fā)新工藝
任職要求：了解晶圓制造工藝、封裝流程，熟悉EDA工具
不同業(yè)務(wù)類型的公司，在崗位設(shè)置上也會有所不同，很難逐個羅列下來，文中所列的崗位都是相對普適的。
尤其是設(shè)計(jì)端的崗位，目前市場需求比較多的就是這6大崗位。很多同學(xué)在轉(zhuǎn)行或入行IC設(shè)計(jì)時，看到這些崗位也是要反復(fù)糾結(jié)、再三考慮，不知道應(yīng)該如何選擇。下一篇文章就手把手教大家來擇崗！
