787
文︱LAURA PETERS
來源︱Semiconductor Engineering
編譯︱編輯部
領(lǐng)先的芯片制造商臺(tái)積電和三星正在大批量生產(chǎn)5nm器件，臺(tái)積電正計(jì)劃到年底推出首款3nm芯片。但為了達(dá)到這些激進(jìn)的目標(biāo)，工程師必須比以前更快地識(shí)別缺陷并提高良率。
處理EUV隨機(jī)缺陷（非重復(fù)的圖案化缺陷，如微橋、斷線或缺失觸點(diǎn)）是這一挑戰(zhàn)的核心。這需要強(qiáng)大的高通量檢測(cè)策略來發(fā)現(xiàn)并補(bǔ)救常見問題，例如漏孔。
通常，良率工程師會(huì)定期識(shí)別芯片上需要進(jìn)行針對(duì)性檢查的關(guān)鍵區(qū)域。“檢測(cè)方法在確定檢測(cè)到哪些缺陷以及檢測(cè)到多少缺陷方面起著關(guān)鍵作用，”KLA營(yíng)銷副總裁Satya Kurada表示。“二十年前，操作員會(huì)為邏輯芯片設(shè)置兩個(gè)護(hù)理區(qū)域，分別用于隨機(jī)模式和SRAM區(qū)域。如今，我們的檢測(cè)系統(tǒng)通過專利技術(shù)，根據(jù)用戶定義的興趣模式自動(dòng)生成數(shù)十億個(gè)微小的護(hù)理區(qū)域。”
聚焦EUV光刻
晶圓廠最重要的良率和成本驅(qū)動(dòng)因素之一是極紫外（EUV，13.5nm）掩模層的凈數(shù)量。EUV光刻技術(shù)是在7nm晶圓廠生產(chǎn)線中引入的，用于最關(guān)鍵的掩模層。但在5nm節(jié)點(diǎn)，整體掩膜層的75%（邏輯器件中有25層）都需要EUV圖案化。使用193nm曝光或EUV時(shí)，最常見的隨機(jī)缺陷是隨機(jī)印刷失敗。
“微橋與傳統(tǒng)缺陷沒有明確區(qū)別，傳統(tǒng)缺陷來自光刻膠或工藝工具。因此，業(yè)界正在努力消除傳統(tǒng)缺陷，同時(shí)通過設(shè)計(jì)新的光刻膠或改進(jìn)干法刻蝕工藝來減少缺陷，”三星電子副總裁Ki Chul Park在IITC上談及5nm器件的制造策略。“對(duì)總成本貢獻(xiàn)最大的是用于細(xì)間距金屬和通孔層圖案化的EUV層數(shù)量。當(dāng)添加EUV層時(shí)，總成本會(huì)增加大約1%至2%，這意味著添加EUV層必須使面積減少1%至2%以上。Park指出，領(lǐng)先的EUV光刻膠能夠單次曝光印刷30nm金屬間距線，制造缺陷可以忽略。
幾十年來，化學(xué)放大光刻膠（CAR）一直主導(dǎo)著行業(yè)的發(fā)展，而現(xiàn)在該材料正面臨著新型金屬氧化物光刻膠（MOR）的挑戰(zhàn)。MOR由JSR公司Inpria最先研發(fā)出來，其優(yōu)勢(shì)在于可以更好地吸收EUV，因此比CAR更薄，且印刷失敗的可能性更小。其他選擇也逐漸出現(xiàn)在市場(chǎng)中，包括非CAR旋裝式光刻膠，以及泛林集團(tuán)的干光刻膠沉積和去除工藝。有趣的是，EUV光刻機(jī)產(chǎn)生的光子量約為ArF（193nm）光刻機(jī)的1/14。這與更精細(xì)的功能一起解釋了Imec、ASML、光刻膠制造商JSR、Shin-Etsu Chemical和Fujifilm之間的密集研發(fā)，以及TEL為擴(kuò)展EUV圖案化能力的光刻膠涂層/烘烤/顯影工藝。
解決隨機(jī)變異
隨機(jī)缺陷是任何隨機(jī)的、獨(dú)立的缺陷，這些缺陷會(huì)導(dǎo)致諸如微橋、局部斷線以及觸點(diǎn)缺失或粘連等問題。線邊失真又稱為線寬粗糙度（LWR）和線邊粗糙度（LER）。在光刻中，臨界尺寸（CD）不均勻性可能是局部的（一條線到另一條線）或全局的（跨越整個(gè)晶圓），并且可能是由光罩誤差、光刻誤差或刻蝕和沉積誤差引起的。疊加誤差是特征之間的對(duì)齊誤差。如果邊緣放置誤差（EPE）偏差過大，則金屬之間可能會(huì)發(fā)生短路，或者微小通孔可能完全消失，從而導(dǎo)致電氣開路。
“芯片制造商必須區(qū)分隨機(jī)指標(biāo)以及系統(tǒng)性缺陷，這意味著它們的規(guī)模大致相同，且某些特定設(shè)計(jì)將會(huì)致其容易受到攻擊，”D2S首席執(zhí)行官Aki Fujimura表示，處于前沿的芯片制造商必須解決系統(tǒng)性變異的來源，并將隨機(jī)缺陷控制在大批量生產(chǎn)可接受的水平。
隨機(jī)圖形化缺陷是一個(gè)大問題。“這是一個(gè)數(shù)十億美元的問題，因?yàn)殡S機(jī)指標(biāo)逐漸在晶圓廠邊緣放置誤差預(yù)算中占據(jù)更大的比例，”Fractilia首席執(zhí)行官Ed Charrier解釋道。“隨機(jī)指標(biāo)一直存在，但它們?cè)谔卣鞒叽缰兴嫉谋壤浅Ｐ Ｒ虼私刂磷罱墓?jié)點(diǎn)，這些誤差一直被我們忽略，”Fractilia首席技術(shù)官Chris Mack表示。在22nm節(jié)點(diǎn)，隨機(jī)缺陷占邊緣放置誤差（EPE）預(yù)算的5%，但在5nm時(shí)，它占整體EPE預(yù)算的40%，在3nm時(shí)進(jìn)一步擴(kuò)大至50%。更糟糕的是，在光刻膠中反應(yīng)的極少數(shù)4到5個(gè)散射電子，可以增加線邊粗糙度。
“無論你有4個(gè)還是5個(gè)，都會(huì)有很大的不同，”D2S的Fujimura表示。新的EUV工藝，包括先進(jìn)的光刻膠，專注于提高CAR光刻膠的量子效率，以加快EUV吞吐量，同時(shí)最大限度地減少隨機(jī)誤差。在成像過程中，光子誘導(dǎo)的變化和稀缺的EUV光子轉(zhuǎn)化都導(dǎo)致了EUV中具有更高的隨機(jī)后果。
量化變異
隨機(jī)缺陷分為四類：線邊和線寬粗糙度、CD特征之間不均勻、疊加錯(cuò)誤、特征邊相距太近（導(dǎo)致短路）或太遠(yuǎn)（導(dǎo)致開路）。
“所有這些事情都會(huì)影響設(shè)備性能、良率和可靠性，”Fractilia的Mack表示。在光刻單元中，光學(xué)檢測(cè)工具由速度慢得多的掃描電子顯微鏡（SEM）補(bǔ)充，后者提供在線缺陷審查和分類。SEM成像結(jié)果包含印刷線條和空間的實(shí)際粗糙度，但也包括由于SEM噪聲引起的粗糙度。Mack解釋說，傳統(tǒng)的圖像處理濾波器將平均粗糙度，而不會(huì)顯示實(shí)際的粗糙度。“我們開發(fā)了在頻域而不是空間域中運(yùn)行的工具，我們使用功率譜密度來觀察長(zhǎng)度和寬度中有多少粗糙度，”他解釋道。“除了晶圓上發(fā)生的實(shí)際變化之外，我們可能會(huì)測(cè)量4.3納米的計(jì)量噪聲，但是通過消除計(jì)量噪聲的處理，我們可能只得到1.3納米的粗糙度。”然后，該工具向后對(duì)圖案進(jìn)行建模，以查看晶圓上的實(shí)際圖像。模型前后均允許在單個(gè)分析中捕獲所有隨機(jī)缺陷。同時(shí)還為工程師提供了一種優(yōu)化SEM使用的方法，即使使用來自不同供應(yīng)商的工具，也可以實(shí)現(xiàn)工具與工具的匹配。
Fractilia的工具還加快了SEM吞吐量。與電視圖像一樣，SEM使用光柵掃描來平均幀（4到32）以生成最終圖像，因此更高的圖像分辨率包含更多幀，但延長(zhǎng)了測(cè)量時(shí)間。該工具允許在給定的測(cè)量精度下優(yōu)化幀速率以獲得更高的SEM吞吐量，工程師為給定的工藝層選擇精度。由于晶圓廠通常在生產(chǎn)車間有多個(gè)SEM（由KLA、應(yīng)用材料公司、日立公司等制造），因此該軟件工具還改進(jìn)了SEM到SEM的匹配，從而改善了過程控制。
Imec使用Fractilia工具進(jìn)行的一項(xiàng)研究顯示，40nm觸點(diǎn)上的隨機(jī)缺陷與線寬粗糙度之間存在相關(guān)性。換句話說，LWR充當(dāng)制造業(yè)中隨機(jī)缺陷的代理。Mack補(bǔ)充，粗糙度測(cè)量不僅在制造中至關(guān)重要，而且在正在評(píng)估新光刻膠的研發(fā)環(huán)境中也至關(guān)重要。“可能有20種材料可供選擇，公司正在運(yùn)行大量的晶圓并測(cè)量CD，以查看哪種材料產(chǎn)生更好的聚焦深度，哪種材料提供更好的粗糙度。通常，粗糙度的差異可能是10%，但不同的材料可能具有影響粗糙度10%或20%的特性。是光刻膠之間的差異還是由于SEM造成的？這是一個(gè)主要問題。”他指出。“相反，我們可以消除SEM噪聲并比較材料。”
圖1：隨機(jī)指標(biāo)包括與線邊/線寬粗糙度、CD不均勻性、疊加（對(duì)齊）誤差和特征缺陷相關(guān)的缺陷（圖源：Fractilia）
圖2：對(duì)于這些數(shù)據(jù)，MetroLER 軟件提供了最佳的SEM捕獲速率，可在大約10幀時(shí)平衡精度、準(zhǔn)確度和吞吐量（圖源：Fractilia）
捕獲缺失通孔
對(duì)于良率工程師來說，在先進(jìn)邏輯芯片上，通孔數(shù)量以數(shù)百萬甚至數(shù)十億計(jì)，準(zhǔn)確捕獲缺失通孔和觸點(diǎn)是一項(xiàng)重大挑戰(zhàn)。近年來，光學(xué)檢測(cè)工具供應(yīng)商大幅更新了其工具和軟件，以檢測(cè)越來越多、越來越小的缺陷，并使用更智能（支持AI）的軟件更快地表征它們。檢測(cè)工具“配方”（給定工藝層的設(shè)置）包括以下選項(xiàng)：
光學(xué)設(shè)置（焦點(diǎn)偏移、放大倍率等）;
指定護(hù)理區(qū)域（將檢查哪些死亡區(qū)域）;
圖像處理算法設(shè)置（自動(dòng)缺陷分類或ADC的閾值和規(guī)則）。
KLA的Kurada表示，該公司寬帶等離子體（BBP）光學(xué)圖案晶圓檢測(cè)儀的另一個(gè)參數(shù)是可調(diào)波長(zhǎng)波段（深紫外到紅外），進(jìn)一步提高不同薄膜（光刻膠、金屬、低k電介質(zhì)等）信噪比。
但是，工程師如何確定給定設(shè)備的護(hù)理區(qū)域呢？事實(shí)證明，通常使用兩種方法。第一種使用基于歷史記錄的已知缺陷或滋擾位置。第二種是從IC設(shè)計(jì)文件（例如GDSII）中識(shí)別位置，使用已知的薄弱點(diǎn)或具有危險(xiǎn)特征的設(shè)計(jì)區(qū)域，例如密集的細(xì)線。然后，該軟件采用所有感興趣的模式，并自動(dòng)生成護(hù)理區(qū)域。
例如，KLA和IBM研究院的工程師最近開發(fā)了一種基于重復(fù)陣列的分檔技術(shù)，該技術(shù)將缺失通孔缺陷檢測(cè)數(shù)據(jù)與晶圓位置相關(guān)聯(lián)。工程師們發(fā)現(xiàn)了以前缺失的通孔，這些通孔是用前一個(gè)工具無法捕獲的，他們將問題追蹤到晶圓上的特定區(qū)域，這表明反應(yīng)離子刻蝕（RIE）步驟存在問題。
圖3：互連線之間缺少通孔是刻蝕后檢測(cè)的關(guān)鍵缺陷（圖源：KLA、IBM、IEEE ASMC）
在這項(xiàng)研究中，IBM和KLA工程師開發(fā)了一種可靠的過程控制方法，用于在線捕獲BEOL邏輯器件中缺失的通孔。工程師使用KLA的檢測(cè)方法在RIE的通孔鏈圖形上定義設(shè)計(jì)中的護(hù)理區(qū)域（每個(gè)通孔周圍），以提高對(duì)缺失通孔缺陷的捕獲靈敏度。使用寬帶等離子體（BBP）光學(xué)檢測(cè)工具檢查護(hù)理區(qū)域，然后在SEM檢查工具上表征缺陷，并按類型對(duì)缺陷進(jìn)行分類（缺失通孔與滋擾缺陷）。測(cè)試結(jié)構(gòu)基于最小的重復(fù)圖形，其中檢測(cè)靈敏度應(yīng)最高。
圖4：通孔鏈圖案左側(cè)的單元級(jí)缺陷顯示為晶圓頂部的缺陷，而右側(cè)缺失的通孔可識(shí)別先前檢查遺漏的全新缺陷。識(shí)別的圖案成為刻蝕后在線監(jiān)測(cè)的基礎(chǔ)（圖源：KLA、IBM、ASMC）
結(jié)果顯示了一個(gè)單元級(jí)特征，其中通孔鏈左側(cè)缺失的通孔僅出現(xiàn)在晶圓頂部，而右側(cè)缺失的通孔與晶圓底部相關(guān)。該團(tuán)隊(duì)?wèi)岩扇笔兹毕菔怯上惹暗耐卓涛g因圖案不對(duì)中而被堵塞引起的。以前的檢測(cè)方法無法檢測(cè)到晶圓底部的缺陷，這意味著該策略可用于選擇具有代表性的采樣率，以便對(duì)生產(chǎn)中缺失的通孔進(jìn)行更有效的在線缺陷監(jiān)測(cè)。“BPP系統(tǒng)的檢查結(jié)果，包括裝箱信息，為工藝工程師提供了可操作的數(shù)據(jù)，以便他們能夠做出明智的決策。” Kurada稱。
缺陷審查替代方案
良率斜坡和良率偏移幾乎總是使用光學(xué)檢測(cè)系統(tǒng)和SEM審查進(jìn)行控制。但在某些情況下，其他技術(shù)更符合要求。“20nm級(jí)的隨機(jī)缺陷越來越難以分類，而AFM對(duì)于何時(shí)需要形態(tài)數(shù)據(jù)特別有用，例如在CMP之后檢測(cè)凹陷和侵蝕數(shù)據(jù)，”Bruker運(yùn)營(yíng)總監(jiān)Igor Schmidt指出，雖然原子力顯微鏡（AFM）往往具有更低的吞吐量，每小時(shí)可以監(jiān)測(cè)340個(gè)站點(diǎn)，用于光刻、刻蝕或CMP工藝的過程控制。
原子力顯微鏡（AFM）審查工具可以從光學(xué)系統(tǒng)中獲取晶圓圖數(shù)據(jù)，從而找到缺陷位置（x、y、z和使用機(jī)器視覺的旋轉(zhuǎn)位置），并在30 x 30μm的區(qū)域進(jìn)行掃描以對(duì)缺陷進(jìn)行成像。缺陷圖像顯示尺寸、最大高度信息的3D信息和附著力等特征。“在這種情況下，如果我們有一個(gè)很大的形態(tài)和附著力的缺陷，它可以指示掉落在晶圓上的有機(jī)顆?；蚓酆衔铩Ａ硪环矫?，如果形態(tài)很大、附著力弱或沒有附著力，這更有可能是粒子，也可能是硅粒子或碎片。如果有孔并且沒有附著力，則可能是堆疊錯(cuò)誤或結(jié)晶缺陷，或者如果沒有顆粒但有附著力，則可能是機(jī)器某處存在油污和問題。因此，這是一種對(duì)缺陷進(jìn)行分類的強(qiáng)大技術(shù)，“他指出。
封裝、智能與良率
對(duì)于進(jìn)行異構(gòu)集成的IC公司來說，提升凸點(diǎn)良率的成本最大。與連接IC上銅線的密集通孔類似，金屬凸點(diǎn)互連的密度也越來越大。同時(shí)，芯片制造商逐漸將目光轉(zhuǎn)向更先進(jìn)的封裝技術(shù)，例如利用各種3D封裝方案。
“現(xiàn)在有如此多的堆疊，這帶來了許多好處，但與此同時(shí)，凸點(diǎn)的數(shù)量正爆炸式增長(zhǎng)。對(duì)于晶圓廠而言，其首要痛點(diǎn)是需要以經(jīng)濟(jì)高效的方式提供100%的凸點(diǎn)檢查，”CyberOptics總裁兼首席執(zhí)行官Subodh Kulkarni表示。
Kulkarni指出，由于有數(shù)百萬個(gè)凸點(diǎn)和自動(dòng)光學(xué)檢測(cè)吞吐量，每小時(shí)10至15個(gè)晶圓（300mm）的速率是不夠的。“甜蜜點(diǎn)出現(xiàn)在每小時(shí)交付25至30個(gè)晶圓，在價(jià)格低于100萬美元的工具具有1億個(gè)凸點(diǎn)的能力。因?yàn)檫@是其當(dāng)前損失大量收益的地方。”
銅凸點(diǎn)的光學(xué)檢測(cè)包括測(cè)量共面性、檢測(cè)異常值（高于最高規(guī)格或低于最低規(guī)格）、凸點(diǎn)位置和尺寸，以及凸點(diǎn)上的缺陷。“例如，對(duì)于異常值，客戶希望我們保存該凸點(diǎn)圖像，但也要確定是否存在裂縫，或者我們看到一些污染或部分凸點(diǎn)已被切除。”所有這些信息都很重要。
圖5：MRS光學(xué)檢測(cè)圖像顯示了銅凸點(diǎn)和焊點(diǎn)上的形狀、尺寸和潛在缺陷（圖源：CyberOptics）
總結(jié)
先進(jìn)5nm器件或先進(jìn)封裝的良率提升，需要識(shí)別和消除光刻到封裝材料的關(guān)鍵缺陷。因此智能和快速的晶圓級(jí)檢測(cè)至關(guān)重要。
從22nm到5nm，隨機(jī)缺陷問題逐漸放大，并顯著影響著器件良率和可靠性。工程師通過使用新工具來識(shí)別和消除隨機(jī)缺陷，實(shí)現(xiàn)更準(zhǔn)確的SEM審查、工具匹配和提高晶圓廠的SEM吞吐量。將設(shè)計(jì)感知軟件與光學(xué)和電子束審查工具相結(jié)合，進(jìn)一步改善了對(duì)難以成像的良率殺手（如缺失通孔）的捕獲。高吞吐量、100%的銅凸點(diǎn)晶圓檢測(cè)是在先進(jìn)封裝中獲得高良率的關(guān)鍵。
參考文獻(xiàn)
[1] K.C. Park和H. Simka，“超越5nm的高級(jí)互連挑戰(zhàn)和可能的解決方案”，IEEE國(guó)際互連技術(shù)會(huì)議（IITC），2021年。
[2] B.S. Kasprowicz，et.al，EUVL研討會(huì)，2017年。
[3] D. De Simone，“IMEC的EUV材料狀態(tài)”，Imec PTW，2019年4月。
[4] G. Jensen，et.al，“使用新穎的高精度陣列分割檢測(cè)技術(shù)實(shí)現(xiàn)缺陷捕獲增強(qiáng)缺失”，IEEE Advanced Semiconductor Manufacturing Conference （ASMC），2021 年。
