317
FPGA技術(shù)對于許多應(yīng)用來說是一種可行的選擇，并提供了很多潛力，但許多人認(rèn)為入門門檻很高，編程非常復(fù)雜和費力。然而，得益于Enclustra瑞蘇盈科的FPGA和SoC核心板模塊，使用FPGA技術(shù)從來沒有像現(xiàn)在這樣容易，也因此更有吸引力。使用Enclustra設(shè)計套件，基于工業(yè)級核心板模塊的開發(fā)可以即刻開始，有助于縮短產(chǎn)品上市時間，并將特定產(chǎn)品的開發(fā)成本和風(fēng)險最小化。
得益于Enclustra的FPGA和SoC模塊，使用FPGA技術(shù)從來沒有像現(xiàn)在這樣容易。
FPGA正在征服越來越多的應(yīng)用領(lǐng)域，考慮到其巨大的并行性能、靈活性和可擴(kuò)展性，這不足為奇。從簡單的接口設(shè)備到集成ARM處理器和千兆接口的可編程芯片系統(tǒng)開發(fā)——FPGA的可能性幾乎是無限的。使用標(biāo)準(zhǔn)FPGA或SoC模塊（無論是基于Intel或Xilinx的FPGA或SoC），結(jié)合久經(jīng)驗證和優(yōu)化的IP核，進(jìn)入FPGA技術(shù)快速而容易。Enclustra打造的設(shè)計套件提供了一個現(xiàn)成的解決方案，可以即刻啟動任何基于FPGA的項目的開發(fā)。
進(jìn)入FPGA技術(shù)的世界比你想象的要容易
FPGA特有的技術(shù)復(fù)雜性可以用強(qiáng)大的標(biāo)準(zhǔn)FPGA或SoC核心板模塊封裝，這使硬件設(shè)計甚至比使用傳統(tǒng)的微控制器或DSP要簡單得多。對于中小批量產(chǎn)品，使用FPGA或SoC核心板模塊特別有優(yōu)勢；對于大批量產(chǎn)品它也值得考慮——不僅僅是在原型開發(fā)過程中。
不要第二次發(fā)明輪子
采用FPGA和SoC核心板模塊做底板相比購買芯片自行整體設(shè)計有很多優(yōu)勢。高產(chǎn)量的FPGA或SoC核心板模塊現(xiàn)貨降低了它們的成本，同時久經(jīng)驗證的產(chǎn)品保證了高可靠性。由于Enclustra不同的核心板模塊Pin-to-Pin兼容，因此一個產(chǎn)品后續(xù)可以很容易地配備更強(qiáng)大的核心板模塊，甚至在開發(fā)過程的后期臨時更換核心板模塊。由于FPGA核心板模塊的高功能密度，也降低了底板的復(fù)雜性，使其開發(fā)速度更快，成本更低。
安裝并開始
采用核心板模塊可以顯著降低上市時間和項目風(fēng)險?；赬ilinx Zynq UltraScale+ MPSoC的Enclustra水星XU5是一個完整而強(qiáng)大的嵌入式處理系統(tǒng)，面積比信用卡還要小。將其插入一個針對特殊應(yīng)用的底板就可以工作了。
Enclustra提供基于Intel和Xilinx的FPGA和SoC的廣泛的核心板序列。標(biāo)準(zhǔn)FPGA SoC核心板（System on Module, SoM）中的一款是水星XU5，它將Xilinx Zynq UltraScale+ MPSoC器件和快速DDR4 ECC SDRAM、eMMC flash、quad SPI flash、雙Gigabit Ethernet PHY、雙USB 3.0相結(jié)合形成了一個完整而強(qiáng)大的嵌入式處理系統(tǒng)。這個實用的嵌入式處理平臺為用戶提供了一個功能強(qiáng)大且隨時可用的系統(tǒng)，而不必?fù)?dān)心特定技術(shù)的細(xì)節(jié)。支持的操作系統(tǒng)為Linux和VxWorks（Wind River Helix Virtualization Platform)。該模塊有寬溫級和工業(yè)級型號，由單個5~15V電源供電，這進(jìn)一步簡化了底板的開發(fā)。該核心板甚至可以為底板上的電路供電，最大限度地減少對電源轉(zhuǎn)換器的需求。
利用開發(fā)套件即刻開始
這款Enclustra開發(fā)套件包含您開始開發(fā)需要的一切，包括2個視覺AI Demo。
為了進(jìn)一步縮短基于 Xilinx Zynq UltraScale+ MPSoC的任何應(yīng)用的開發(fā)時間，Enclustra提供2款開發(fā)套件，基于水星XU5和火星XU3。這兩款開發(fā)套件可以即刻運行視覺AI Demo，它們都包含您開始開發(fā)需要的一切：
- Xilinx SoC核心板
- 底板
- USB攝像頭
- 散熱器
- 線纜及電源
- Micro SD card
廣泛而詳細(xì)的文檔使得組裝套件和編譯AI Demo變得輕而易舉。
包含所有資源的2個示例demo：
- AI人臉檢測
- 圖像分類?
它們基于ResNet50和Xilinx Vitis AI。要運行它們，只需要幾個簡單的步驟：
1.裝配套件并將其連接到PC和顯示器
2.打開連接到開發(fā)套件的串口
3.以root/root登陸
4.以此命令運行demo：facedetect
5.USB攝像頭的實時視頻顯示在顯示器上
通過資料了解
開發(fā)套件用戶手冊詳細(xì)說明了如何從源代碼中編譯示例demo，并為您自己的項目提供了基礎(chǔ)。為了進(jìn)一步縮短上市時間，Enclustra為其產(chǎn)品提供廣泛的設(shè)計支持和全面的生態(tài)系統(tǒng)，提供所有所需的硬件、軟件和支持材料。詳細(xì)的文檔和參考設(shè)計使入門變得容易。Enclustra提供了用戶手冊、原理圖、3D模型、PCB封裝、差分I/O凈長度表和基于Linux的Board Support Package (BSP)。
下列資料和軟件可供用戶下載：
- 開發(fā)套件快速使用手冊
- 開發(fā)套件用戶手冊
- 核心板和底板的用戶手冊
- 參考設(shè)計
- PetaLinux board support package (BSP)
- 基于Buildroot的Linux BSP
- Module pin connection guidelines
- Master pinout
- Footprints
- 3D模型（STEP）
- IO凈長
- 原理圖
- Altium design文件（底板）
- 應(yīng)用筆記
瑞蘇盈科開發(fā)套件有助于縮短任何基于Xilinx Zynq UltraScale+ MPSoC 的應(yīng)用的上市時間，無論是圖像處理、機(jī)器視覺、測試和測量、通信或醫(yī)療：有了瑞蘇盈科核心板，開發(fā)時間可以減半。所以，使用瑞蘇盈科開發(fā)套件即刻開始您的項目吧！
IP方案使項目開發(fā)更高效
DSP系統(tǒng)，僅需幾次點擊
通用DSP庫為最常見的數(shù)字信號處理組件提供高效的FPGA實現(xiàn)，如FIR和CIC濾波器、混頻器、CORDIC和函數(shù)逼近。它還提供將DSP系統(tǒng)連接在一起所需的必要的膠合邏輯，如多路復(fù)用器、流分配器、緩沖區(qū)、TDM并行轉(zhuǎn)換器和定點格式轉(zhuǎn)換器。
流緩沖控制器簡化數(shù)據(jù)傳輸
Enclustra瑞蘇盈科的FPGA Manager IP解決方案通過USB 3.0、千兆以太網(wǎng)或PCI Express實現(xiàn)了主機(jī)PC和FPGA之間簡單而高效的數(shù)據(jù)傳輸。該解決方案包括一個主機(jī)軟件庫（DLL）和一個用于FPGA的IP核。用戶應(yīng)用程序通過一個簡單的API與FPGA通信，該API使用隱藏底層協(xié)議復(fù)雜性的讀/寫命令。支持流訪問和內(nèi)存映射訪問。
運動控制
模塊化的通用驅(qū)動控制器IP核包括控制頻率超過200kHz的8個軸（即電機(jī)）所需的一切：從A/D轉(zhuǎn)換器接口到位置、速度和電流控制器，通過編碼器或解析器的位置檢測，功率級的控制邏輯。支持直流，無刷直流和2或3相步進(jìn)電機(jī)。磁場定向控制可用于無刷直流電機(jī)（BLDC），支持步進(jìn)電機(jī)的等步細(xì)分控制。
虛擬FIFO
流緩沖控制器IP核為FPGA而優(yōu)化，并實現(xiàn)了一個多功能的流到內(nèi)存映射DMA橋，最多有16個獨立的流。IP核允許外部內(nèi)存設(shè)備中的數(shù)據(jù)緩沖，以提供高達(dá)4兆字節(jié)內(nèi)存大小的虛擬FIFO能力。它為每個寫和讀數(shù)據(jù)流提供了一個AMBA AXI4-Stream接口。一個公共內(nèi)存映射主接口(AXI4或Avalon)可用于訪問外部內(nèi)存設(shè)備。
IP核高度可配置，如每個流的操作模式、緩沖區(qū)大小和緩沖區(qū)地址。配置是通過內(nèi)存映射的從接口完成的，可以通過嵌入式CPU、FPGA管理程序或VHDL中的特定的應(yīng)用程序流配置控制器完成。
