559
3.6 黑盒的接口時序模型
本節(jié)將介紹黑盒（任意模塊或塊）的 IO 接口時序弧，時序模型將捕獲黑盒（black box）IO 接口（interface）的時序。黑盒的接口時序模型可以具有組合邏輯弧，也可以有時序邏輯弧。通常，這些時序弧也可能取決于狀態(tài)。
圖 3-11
?
對于如圖 3-11 所示的例子，可以將時序弧分為以下幾類：
- 輸入到輸出的組合邏輯弧：這對應(yīng)于直接從輸入到輸出的組合邏輯路徑，例如從輸入端口 FIN 到輸出端口 FOUT。輸入時序邏輯?。哼@對應(yīng)于連接到觸發(fā)器 D 引腳的輸入端口的建立時間或保持時間。通常，在將模塊的輸入端口連接到觸發(fā)器的 D 引腳之前，可以存在一些組合邏輯。這樣的一個例子是在輸入端口 DIN 上相對于時鐘端口 ACLK 的建立時間檢查。輸出時序邏輯?。哼@類似于觸發(fā)器時鐘端到輸出端 Q 的傳播延遲。通常，觸發(fā)器輸出引腳與模塊輸出端口之間可以存在一些組合邏輯。一個示例是從時鐘 BCLK 到觸發(fā)器 UFF1 的輸出引腳再到輸出端口 DOUT 的路徑。異步輸入時序弧：這類似于觸發(fā)器異步輸入引腳的恢復(fù)時間和撤銷時間時序約束，例如輸入端口 ARST 到觸發(fā)器 UFF0 的異步清零引腳。
除上述時序弧外，在黑盒的外部時鐘引腳上還可以進行脈沖寬度檢查。還可以定義內(nèi)部節(jié)點（node）并在這些內(nèi)部節(jié)點上定義衍生時鐘（generated clock），從而指定在這些節(jié)點之間的時序弧?？傊?，黑盒模型可以具有以下時序?。?/p>
- 純組合邏輯路徑的輸入到輸出時序?。↖nput to output timing arcs）從同步輸入端口到相關(guān)時鐘端口的建立時間和保持時間時序?。⊿etup and hold timing arcs）從異步輸入端口到相關(guān)時鐘端口的恢復(fù)時間和撤銷時間時序?。≧ecovery and removal timing arcs）從時鐘端口到輸出端口的輸出傳播延遲（Output propagation delay）
如上所述的接口時序模型并非旨在捕獲黑盒的內(nèi)部時序，而只是捕獲其接口上的時序。
?
3.7 高級時序建模
非線性延遲模型（NLDM）這類的時序模型是基于輸出負載電容和輸入過渡時間來表示通過時序弧的延遲的。實際上，單元輸出的負載不僅包括電容還應(yīng)當包括互連電阻（interconnect resistance）。由于 NLDM 方法假設(shè)輸出負載為純電容，因此互連電阻成為了一個問題。即使互連電阻不為零，但當互連電阻的影響較小時，仍使用了這些 NLDM 模型。在互連電阻存在的情況下，延遲的計算方法通過在單元的輸出端獲得等效的有效電容（effective capacitance）來改進 NLDM 模型。延遲計算工具中使用的“有效”電容法獲得的等效電容可保證單元輸出延遲與具有 RC 互連的單元輸出延遲相同。有效電容法將在 5.2 節(jié)里的延遲計算部分再詳細介紹。
隨著特征尺寸的縮小，由于波形變得高度非線性，互連電阻的影響會導(dǎo)致較大的誤差，各種建模方法為單元的輸出驅(qū)動能力提供了更高的精度。通常，這些方法通過用等效電流源對驅(qū)動器（driver）的輸出級進行建模來獲得更高的精度。例如 CCS（Composite Current Source）復(fù)合電流源或 ECSM（Effective Current Source Model）有效電流源模型：CCS 時序模型通過使用隨時間變化且依賴電壓的電流源，為建模單元輸出驅(qū)動能力提供了更高的精度。通過為不同情況下的接收引腳電容（receiver pin capacitance）和輸出充電電流（output charging currents）指定詳細時序模型，可以提供時序信息。接下來描述 CCS 模型的細節(jié)。
?
3.7.1 接收引腳電容
接收引腳電容對應(yīng)于 NLDM 模型中指定的輸入引腳電容（input pin capacitance）。與 NLDM 模型的輸入引腳電容不同，CCS 模型允許在過渡波形的不同部分分別指定接收引腳電容。由于互連 RC 和由單元內(nèi)部輸入設(shè)備的米勒效應(yīng)（Miller effect）所引起的等效輸入非線性電容，接收引腳電容值會在過渡波形的不同點處發(fā)生變化。因此，該電容值在波形的初始部分（leading portion）與在波形的后續(xù)部分（trailing portion）的建模是不同的。
接收電容可以在引腳級別（pin level）上指定（如 NLDM 模型），通過該引腳的所有時序弧都使用該電容值；或者，接收電容可以在時序?。╰iming arc level）級別上指定，在這種情況下可以為不同的時序弧指定不同的電容模型。接下來將介紹這兩種指定接收引腳電容的方法。
?
在引腳級別指定電容
當在引腳級別指定電容時，接收引腳電容的一維表格示例如下：
index_1 指定了此引腳輸入過渡時間的索引值，一維表格 values 為波形的初始部分指定了輸入引腳上用于上升沿波形的接收電容。
與上面示例中的 receiver_capacitance1_rise 表格類似，receiver_capacitance2_rise 表格為波形的后續(xù)部分指定了輸入引腳上用于上升沿波形的接收電容。而下降電容（用于下降沿輸入波形的引腳電容）分別由表格 receiver_capacitance1_fall 和 receiver_capacitance2_fall 指定。
?
在時序弧級別指定電容
接收引腳電容值也可以在時序弧級別上，根據(jù)輸入過渡時間和輸出負載以二維表格的形式來指定。以下給出了在時序弧級別指定電容的示例。本示例指定了輸入引腳 IN 上波形初始部分的接收引腳上升電容，該電容取決于輸入引腳 IN 上的過渡時間和輸出引腳 OUT 上的負載。
上面的示例指定了 receiver_capacitance1_rise 的模型，庫中也包含有關(guān) receiver_capacitance2_rise、receiver_capacitance1_fall 和 receiver_capacitance2_fall 的類似定義。
下表總結(jié)了四種不同類型的接收電容類型。如上所述，可以在引腳級別將它們指定為一維表格，或在時序弧級別將它們指定為二維表格。
?
3.7.2 輸出電流
在 CCS 模型中，非線性時序表現(xiàn)為輸出電流。輸出電流信息被指定為一個查找表，該表的查找取決于輸入過渡時間和輸出負載。
輸出電流會根據(jù)輸入過渡時間和輸出負載電容的不同組合被指定，對于每一個組合，都將分別指定一個輸出電流波形。本質(zhì)上，此處的波形指的是隨時間變化的輸出電流值。以下示例使用 output_current_fall 指定了用于下降輸出波形的輸出電流：
reference_time 是指輸入波形超過延遲閾值的時間，index_1 和 index_2 是指輸入過渡時間和所使用的輸出負載電容，而 index_3 是時間。index_1 和 index_2（輸入過渡時間和輸出負載電容）只能有一個值，index_3 是指時間值，表值是指相應(yīng)的輸出電流。因此，對于給定的輸入過渡時間和輸出負載，輸出電流波形是時間的函數(shù)。同樣，還指定了用于輸入過渡時間和輸出電容的其他組合的查找表。
類似地可以使用 output_current_rise 去指定上升輸出波形的輸出電流。
?
3.7.3 串擾噪聲分析模型
本節(jié)介紹用于串擾噪聲（或毛刺）分析的 CCS 模型，又被稱為 CCSN（CCS Noise）模型。CCS 噪聲模型是結(jié)構(gòu)（structural）模型，并針對單元內(nèi)的不同溝道連接塊 -CCB（Channel Connected Blocks）表示。
什么是 CCB？CCB 是指單元的源極（source）- 漏極（drain）的溝道（channel）連接部分。例如，單級（single stage）單元（例如反相器、與非門和或非門單元）僅包含一個 CCB，即整個單元僅通過一個溝道連接區(qū)域進行連接，而多級單元（例如與門和或門單元）包含多個 CCB。
通常僅為由單元輸入驅(qū)動的第一個 CCB 和驅(qū)動單元輸出的最后一個 CCB 指定 CCSN 模型，并且會使用穩(wěn)態(tài)電流、輸出電壓和傳播噪聲模型來指定這些 CCSN 模型。
對于單級組合邏輯單元（例如與非門和或非門單元），將為每個時序弧指定 CCS 噪聲模型。這些單元只有一個 CCB，因此模型將會是從單元的輸入引腳到輸出引腳的。
以下是一個與非門單元的模型示例：
現(xiàn)在我們描述 CCS 噪聲模型的屬性：ccsn_first_stage 字段表示該模型用于與非門單元的第一級 CCB。如前所述，與非門單元只有一個 CCB。is_needed 字段幾乎始終為 true，但天線單元（antenna cell）等非功能性單元除外。stage_type 字段中的 both 表示該級 CCB 同時具有上拉（pull-up）和下拉（pull-down）結(jié)構(gòu)。miller_cap_rise 和 miller_cap_fall 分別代表輸出上升和下降過渡時的米勒（Miller）電容值。
?
直流電流
dc_current 表中為輸出引腳上針對輸入和輸出引腳電壓不同組合的的直流電流，其中 index_1 為輸入電壓，index_2 為輸出電壓， 二維表格中的數(shù)值為 CCB 輸出處的直流電流。輸入電壓和輸出電流均在庫中指定單位（通常為伏特和毫安）。對于從與非門單元的輸入引腳 IN1 到輸出引腳 OUT 的 CCS 噪聲模型示例，當輸入電壓為 -0.9V 并且輸出電壓為 0V 時，輸出端的直流電流為 0.42mA。
?
輸出電壓
output_voltage_rise 和 output_voltage_fall 表中分別包含 CCB 輸出上升和下降的時序信息。這些表格是 CCB 輸出節(jié)點的多維表格，指定了針對不同輸入過渡時間和輸出電容的上升和下降輸出電壓。每個表格的 index_1 指定了軌到軌輸入過渡時間，index_2 指定了輸出電容，index_3 指定了輸出電壓超過特定閾值點的時間（在這種情況下，為 0.9V 的 Vdd 電源的 30％，70％和 90％）。在每個多維表中，電壓交叉點（voltage crossing points）是固定的，并且 CCB 輸出節(jié)點與電壓交叉時的時間值在 index_3 中指定。
?
噪聲傳播
propagated_noise_high 模型和 propagated_noise_low 模型指定的多維表格提供了通過 CCB 的噪聲傳播信息。這些模型表征了串擾毛刺（或噪聲）從 CCB 的輸入到輸出的傳播，表征時輸入端使用了對稱的三角波。噪聲傳播的多維表被組織為了多個表，這些表指定了 CCB 輸出處的毛刺波形。這些多維表包含：
- 輸入毛刺幅值（index_1）輸入毛刺寬度（index_2）CCB 輸出電容（index_3）時間（index_4）
表格中的數(shù)值指定了 CCB 輸出電壓（或通過 CCB 傳播的噪聲）。
?
兩級單元的噪聲模型
與單級單元一樣，兩級單元（例如與門和或門單元）的 CCS 噪聲模型通常被描述為時序弧的一部分。由于這些單元包含兩個單獨的 CCB，因此需要分別為 ccsn_first_stage 和 ccsn_last_stage 指定噪聲模型。例如，對于兩輸入與門單元，CCS 噪聲模型由第一級和最后一級相互獨立的模型組成，如下所示：
為 IN2 引腳指定的 ccsn_last_stage 中的模型與為 IN1 引腳指定的 ccsn_last_stage 中的模型是相同的。
?
多級單元和時序單元的噪聲模型
通常將較為復(fù)雜的組合邏輯單元或時序邏輯單元的 CCS 噪聲模型描述為引腳規(guī)范（pin specification）的一部分，這與前面在單級或二級單元的 CCS 噪聲模型中以引腳對（pin-pair）為基礎(chǔ)，指定為時序弧的一部分是不同的。通常由所有輸入引腳的 ccsn_first_stage 模型和所有輸出引腳的 ccsn_last_stage 模型描述復(fù)雜的多級和時序單元。這些單元的 CCS 噪聲模型不是時序弧的一部分，但通常是為引腳指定的。
如果輸入和輸出之間的內(nèi)部路徑多達兩級 CCB，則噪聲模型也可以表示為引腳對時序弧的一部分。通常，多級單元中可以將某些 CCS 噪聲模型指定為引腳對時序弧的一部分，而其他一些噪聲模型可以通過引腳說明來指定。
下面的示例使用引腳說明以及時序弧的一部分指定了 CCS 噪聲模型：
請注意，上述觸發(fā)器單元的某些 CCS 模型是通過引腳定義的。使用輸入引腳上的引腳說明定義的指定為 ccsn_first_stage，而輸出引腳 QN 上的 CCS 模型指定為 ccsn_last_stage。另外，兩級 CCS 噪聲模型被描述為 CDN 到 Q 的時序弧的一部分。因此本示例表明，一個單元可以具有指定為引腳說明一部分和時序弧一部分的 CCS 模型。
?
3.7.4 其它噪聲模型
除了上述 CCS 噪聲模型之外，某些單元庫還提供了其他模型來表征噪聲。早在 CCS 噪聲模型出現(xiàn)之前，就已經(jīng)使用了其中一些模型。如果 CCS 噪聲模型可用，則不需要這些附加模型。為了完整起見，我們在下面介紹一些早期的噪聲模型。
直流裕度模型（Models for DC margin）：直流裕度是指單元輸入引腳允許的最大直流變化（DC variation），它將使單元保持穩(wěn)定狀態(tài)，即不會在輸出端引起毛刺。例如，低電平輸入的直流裕度指的是輸入引腳上最大的直流電壓值，而不會在輸出端引起任何電平跳變。
抗擾度模型（Models for noise immunity）：抗擾度模型指定輸入引腳可以允許的毛刺幅度（glitch magnitude）。通常以二維表的形式來描述，其中毛刺寬度和輸出電容為兩個索引量，表中的值對應(yīng)于輸入引腳可以允許的毛刺幅度。這意味著任何小于指定幅度和寬度的毛刺都不會通過單元傳播?？箶_度模型還具有不同變形形式，例如：
- noise_immunity_highnoise_immunity_lownoise_immunity_above_highnoise_immunity_below_low
?
3.8 功耗建模
單元庫中也包含與單元功耗有關(guān)的信息，包括有功功率（active power）以及待機（standby）或漏電（leakage）功率。顧名思義，有功功率與設(shè)計中的行為有關(guān)，而待機功率是待機模式下的功耗，這主要是由于漏電引起的。
?
3.8.1 有功功率
有功功率與單元輸入和輸出引腳上的行為有關(guān)。單元中的有功功率是由于輸出負載的充電以及內(nèi)部的開關(guān)引起的，通常分別稱這兩個為輸出開關(guān)功率（output switching power）和內(nèi)部開關(guān)功率（internal switching power）。
輸出開關(guān)功率與單元類型無關(guān)，僅取決于輸出負載電容、開關(guān)頻率和供電電源；內(nèi)部開關(guān)功率取決于單元的類型，因此該值會包含在單元庫中，接下來將介紹庫中的內(nèi)部開關(guān)功率。
內(nèi)部開關(guān)功率在單元庫中被稱為 internal power，這是當單元的輸入或輸出處于活動狀態(tài)時單元內(nèi)部的功耗。對于組合邏輯單元，輸入引腳的電平跳變會導(dǎo)致輸出引腳的電平跳變，從而導(dǎo)致內(nèi)部開關(guān)功耗。例如，每當輸入引腳電平跳變（上升或下降）時，反相器單元就會消耗功率。庫中描述的內(nèi)部開關(guān)功率如下所示：
上面的示例展示了單元從輸入引腳 A 到輸出引腳 Z1 的功耗，模板中的 2x2 表是根據(jù)引腳 A 上的輸入過渡時間和引腳 Z1 上的輸出電容來確定的。注意，盡管該表包含了輸出電容，但表中的值僅對應(yīng)于內(nèi)部開關(guān)，不包括輸出電容的影響。該值表示每個開關(guān)轉(zhuǎn)換（上升或下降）時在單元中耗散的內(nèi)部能量，單位是從庫中的其他單位導(dǎo)出的（通常電壓以伏特 V 為單位，電容以皮法拉 pF 為單位，并且表示為以皮焦耳 pJ 為單位的能量）。因此，庫中的內(nèi)部開關(guān)功率實際上是指每次開關(guān)轉(zhuǎn)換時內(nèi)部所消耗的能量。
除了內(nèi)部開關(guān)功率表之外，上面的示例中還給出了電源引腳、接地引腳的說明，并且指定了可將單元斷電的條件。這些構(gòu)造允許在設(shè)計和方案中使用多個電源，在這些情況下可以關(guān)閉不同的電源。下面展示了單元的電源引腳說明：
功率描述的語法允許上升和下降（指輸出過渡方向）功率使用單獨的構(gòu)造。就像時序弧一樣，功率描述也可能取決于狀態(tài)。例如，可以將異或門（XOR）單元的狀態(tài)相關(guān)功耗指定為取決于各種輸入的狀態(tài)。
對于組合邏輯單元，開關(guān)功率是基于輸入 - 輸出引腳對指定的。但是，對于諸如具有互補輸出 Q 和 QN 的觸發(fā)器之類的時序單元來說，CLK-> Q 轉(zhuǎn)換也會導(dǎo)致 CLK-> QN 轉(zhuǎn)換。因此，該庫可以將內(nèi)部開關(guān)功率指定為三維表格，如下所示。下例中的三個維度分別是 CLK 的輸入壓擺（input slew）和 Q 與 QN 的輸出電容。
即使輸出和內(nèi)部狀態(tài)沒有轉(zhuǎn)換，也可以消耗開關(guān)功率。一個常見的例子是在觸發(fā)器的時鐘引腳上切換（toggle）的時鐘。觸發(fā)器在每次時鐘切換時都會消耗功率，通常是由觸發(fā)器單元內(nèi)部反相器的開關(guān)所帶來的。即使觸發(fā)器輸出未切換，也會消耗由于時鐘引腳切換引起的功率。因此，對于時序邏輯單元，輸入引腳功率（input pin power）是指單元內(nèi)部的功耗，即輸出不切換時的功耗。以下例子中描述了輸入引腳功率：
上述例子展示了 CLK 引腳切換時的功率說明，它表示即使輸出未切換，時鐘切換也會導(dǎo)致功耗。
?
時鐘引腳的功率是否被重復(fù)計算了？
注意，觸發(fā)器還包含由于 CLK-> Q 轉(zhuǎn)換引起的功耗。因此重要的是，CLK-> Q 功率描述表格中的值是不包括與 CLK 內(nèi)部功率有關(guān)的影響的，CLK 內(nèi)部功率與輸出 Q 不切換時的狀況相對應(yīng)。
以上內(nèi)容涉及到了應(yīng)用工具對功率表使用的一致性，能夠確保在功率計算期間與時鐘輸入有關(guān)的內(nèi)部功率不會被重復(fù)計算。
?
3.8.2 漏電功率
大多數(shù)標準單元的設(shè)計都僅在輸出或狀態(tài)發(fā)生變化時才消耗功率。單元通了電但沒有任何行為時，所有功耗都歸因于泄漏電流（leakage current）。泄漏可能是由于 MOS 器件的亞閾值電流引起的，也可能是由于通過柵極氧化物的隧穿電流引起的。在以前的 CMOS 工藝技術(shù)中，漏電功率可以忽略不計，并且在設(shè)計過程中并不是主要考慮因素。但是，隨著技術(shù)的發(fā)展，漏電功率變得越來越大，與有功功率相比，漏電功率已經(jīng)無法忽略不計了。
如上所述，漏電功率主要有兩個來源：MOS 器件中的亞閾值電流和柵氧化物隧穿。通過使用高閾值電壓單元，可以降低亞閾值電流；然而，由于高閾值電壓單元的速度較低而存在一個折中（trade-off）：高閾值電壓單元的漏電較小，但速度較慢。同樣，低閾值電壓單元的漏電較大，但速度較高。無論是使用高閾值電壓還是低閾值電壓的單元，柵極氧化物隧穿帶來的影響都差不多。因此，控制漏電功率的可能方法是使用高閾值電壓的單元。類似于在高閾值電壓和標準閾值電壓單元之間進行選擇，設(shè)計中使用的單元強度（strength）也是一種漏電和速度之間的折中。強度較高的單元具有較高的漏電功率，但速度較高。與功率管理有關(guān)的折中將在 10.6 節(jié)中詳細介紹。
MOS 器件的亞閾值泄漏電流與溫度具有很強的非線性特性，在大多數(shù)工藝技術(shù)中，隨著器件溫度從 25°C 升高到 125°C，亞閾值泄漏電流可能會增加 10 倍至 20 倍。柵極氧化物隧穿帶來的影響基本不隨溫度或器件閾值電壓而改變，在 100nm 及以上工藝技術(shù)中可以忽略的柵極氧化物隧穿已成為 65nm 或更精細技術(shù)在較低溫度下漏電的主要原因。例如，對于 65nm 或更精細的工藝技術(shù)，柵極氧化物隧穿漏電量可能等于室溫下的亞閾值漏電量。而在高溫下，亞閾值漏電仍然是導(dǎo)致漏電功率的主要因素。
庫中的每個單元都被指定了漏電功率。例如，反相器單元的漏電功率可能描述如下：
這是單元中耗散的漏電功率，漏電功率單位在庫的頭文件中指定，通常以納瓦為單位。通常，漏電功率還取決于單元的狀態(tài)，可以使用 when 條件指定狀態(tài)相關(guān)值。
例如，一個反相器單元可以具有如下描述：
其中 I 是反相器單元的輸入引腳。需要注意的是，上例中的描述還包括了一個默認值（在 when 條件之外），該默認值通常是在 when 條件內(nèi)指定值的平均值。
?
3.9 單元庫中的其它屬性
除時序信息外，庫中的單元描述還指定了單元面積、功能和時序弧的 SDF 條件。這些將在本節(jié)中進行簡要描述，有關(guān)更多詳細信息，請參閱 Liberty 手冊。
?
單元面積
面積描述中指定了一個單元或一組單元的面積：
area：2.35
上面指定了單元的面積為 2.35 個面積單位，這可以代表單元實際使用的硅面積，也可以是面積的相對測量值。
?
單元功能
功能描述中指定了一個引腳或一組引腳的功能：
上面指定了一個兩輸入與門單元輸出引腳 Z 的邏輯功能。
?
SDF 條件
SDF 條件屬性支持標準延遲格式 SDF（Standard Delay Format）文件的生成以及在反標（backannotation）期間的條件匹配。就像 when 條件指定用于時序分析的狀態(tài)相關(guān)模型的條件一樣，SDF 標注（annotation）時狀態(tài)相關(guān)時序的相應(yīng)條件由 sdf_cond 來表示。以下是一個示例：
?
3.10 特征和工作條件
單元庫中還會指定創(chuàng)建該庫的特征（characterization）和工作條件。例如，庫文件的頭部可能包含以下內(nèi)容：
工作條件（nom_process、nom_temperature 和 nom_voltage）指定了對庫進行表征的工藝、電壓和溫度， 也指定了使用該庫中單元的條件。如果特征和工作條件不同，則需要對延遲計算過程中獲得的時序值進行降額（derate）處理， 這可以通過使用庫中指定的降額系數(shù)（k- 系數(shù)）來實現(xiàn)。
在除用于表征之外的條件下使用降額獲得時序值會導(dǎo)致時序計算不準確。只有當無法在預(yù)期的條件下表征庫時，才能使用降額過程。
?
什么是工藝變量？
與作為物理量的溫度和電壓不同，工藝是不可量化的變量。就數(shù)字特征和驗證而言，它可能是緩慢（slow）、典型（typical）或快速（fast）的工藝之一。因此，工藝值為 1.0（或任何其它值）是什么意思？答案在下面。
庫的表征是一個耗時的過程，針對各種工藝角（process corner）對庫進行表征可能需要數(shù)周的時間，工藝變量的設(shè)置使得以特定工藝角為特征的庫可以用于不同工藝角的時序計算。工藝的 k- 系數(shù)可用于完成從特征庫工藝到目標工藝的延遲降額。如上所述，降額系數(shù)的使用在時序計算期間引入了不準確性，跨工藝條件進行降額尤其不準確，因此很少采用?？偠灾?，指定不同工藝變量值（例如 1.0 或任何其它值）的唯一功能就是在少數(shù)情況下允許跨工藝條件進行降額處理。
?
3.10.1 使用 K- 系數(shù)降額
如上所述，當工作條件不同于表征條件時，降額系數(shù)（或稱 k- 系數(shù)）可用于計算延遲，k- 系數(shù)是近似系數(shù)。庫中 k- 系數(shù)的示例如下所示：
當延遲計算過程中工作條件的工藝、電壓或溫度與庫中的標稱條件不同時，可使用這些系數(shù)來進行計算。注意，k_volt 系數(shù)為負，這意味著延遲隨著電壓的增加而減小，而 k_temp 因子為正，這意味著延遲通常隨溫度的升高而增加（除非單元具有 2.10 節(jié)中所描述的溫度反轉(zhuǎn)現(xiàn)象）。k- 系數(shù)的用法如下：
- 降額后延遲庫中原始延遲
例如，假設(shè)使用 slow 工藝模型在 1.08V 和 125°C 下表征了一個庫。如果要獲得 1.14V 和 100°C 的延遲，則 slow 工藝模型的單元上升延遲可以通過以下計算獲得：
- 降額后延遲庫中原始延遲
假設(shè)使用上例中的 k- 系數(shù)代入以上計算公式，可得：
- 降額后延遲庫中原始延遲庫中原始延遲
可見，在降額條件下的延遲約為原始延遲的 94.48％。
?
3.10.2 庫中各單位
單元描述中數(shù)值的單位都是在庫中指定的，可使用 Liberty 命令集在庫文件中聲明單位。電壓、時間、電容和電阻的單位聲明如下例所示：
在本書中，我們假設(shè)庫中時間單位為納秒（ns），電壓單位為伏特（V），每轉(zhuǎn)換一次的內(nèi)部功率單位為皮焦耳（pJ），漏電功率單位為納瓦（nW），電容單位為皮法（pF），電阻單位為 Kohms，面積單位為平方微米，但明確有特殊說明的情況除外。
