1834
在“后摩爾時(shí)代”，隨著先進(jìn)制程技術(shù)的升級(jí)速度逐漸減緩，并且進(jìn)一步發(fā)展的邊際成本不斷攀升，先進(jìn)封裝技術(shù)正日益成為突破摩爾定律限制、推動(dòng)半導(dǎo)體行業(yè)發(fā)展的關(guān)鍵途徑。
2024年11月27日，由博聞創(chuàng)意會(huì)展主辦的第八屆中國(guó)系統(tǒng)級(jí)封裝大會(huì)（SiP Conference China 2024）在蘇州日航酒店成功舉辦。大會(huì)由芯和半導(dǎo)體副總裁倉(cāng)巍主持，中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)副秘書長(zhǎng)兼封測(cè)分會(huì)秘書長(zhǎng)徐冬梅致辭，并匯聚了EDA、IP&DS平臺(tái)、晶圓制造&封裝、材料、測(cè)試設(shè)備和應(yīng)用等環(huán)節(jié)下的眾多半導(dǎo)體行業(yè)的專家和學(xué)者，就AI時(shí)代下的挑戰(zhàn)和應(yīng)對(duì)策略展開討論，形成了一場(chǎng)“中國(guó)SiP生態(tài)圈”的聚會(huì)。
圖 | 中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)副秘書長(zhǎng)兼封測(cè)分會(huì)秘書長(zhǎng)徐冬梅致辭；來源：與非網(wǎng)攝制
根據(jù)Yole公布的數(shù)據(jù)顯示，2022年全球先進(jìn)封裝市場(chǎng)規(guī)模為367億美元，預(yù)計(jì)到2026年將增長(zhǎng)至522億美元，期間的復(fù)合年增長(zhǎng)率（CAGR）為9.2%。這一增長(zhǎng)趨勢(shì)表明先進(jìn)封裝市場(chǎng)正在迅速擴(kuò)張，預(yù)計(jì)到2026年，先進(jìn)封裝將占據(jù)整體封裝市場(chǎng)比重的54%，相較于2022年的45%有顯著提升。
受到人工智能（AI）、高性能計(jì)算（HPC）以及高帶寬存儲(chǔ)器（HBM）等應(yīng)用領(lǐng)域的驅(qū)動(dòng)，在各類先進(jìn)封裝技術(shù)中，2.5D/3D封裝技術(shù)增速尤為顯著，預(yù)計(jì)從2022年到2026年的復(fù)合年增長(zhǎng)率將達(dá)到13.4%。
徐冬梅指出，隨著對(duì)異構(gòu)集成、先進(jìn)封裝等技術(shù)日趨重視，越來越多的企業(yè)開始投入布局，與此同時(shí)，中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)封測(cè)分的會(huì)員單位同步增長(zhǎng)至420多家。
集成系統(tǒng)創(chuàng)新，迎接AI時(shí)代挑戰(zhàn)
在萬物AI的時(shí)代，半導(dǎo)體行業(yè)正在經(jīng)歷第三次大演進(jìn)，并在超級(jí)應(yīng)用的推動(dòng)下，向萬億美元規(guī)模狂奔。
我們?cè)撊绾慰创@個(gè)“萬億”規(guī)模？從歷史的維度來看，從上世紀(jì)60年代開始，我們花了40年實(shí)現(xiàn)了第一個(gè)2000億美元；實(shí)現(xiàn)第二個(gè)、第三個(gè)2000億美元的增長(zhǎng)分別用了17年和7年；而近年來，我們正在用5年的時(shí)間完成第四個(gè)、第五個(gè)2000億美元的提升，可見這些超級(jí)應(yīng)用驅(qū)動(dòng)力的強(qiáng)大。
圖 | 在超級(jí)應(yīng)用的推動(dòng)下，向萬億美元規(guī)?？癖迹粊碓矗号c非網(wǎng)攝制
關(guān)于超級(jí)應(yīng)用的定義，倉(cāng)巍解釋道：“不同的細(xì)分市場(chǎng)對(duì)半導(dǎo)體市場(chǎng)增長(zhǎng)的貢獻(xiàn)體量不同，其中計(jì)算與數(shù)據(jù)存儲(chǔ)、汽車電子帶來的增量最為明顯，分別占據(jù)了25%和20%的比率，原因是他們受到AI大模型的驅(qū)動(dòng)力最強(qiáng)?！?/p>
而在生成式AI與大語言模型的發(fā)展中，用來訓(xùn)練AI大模型的數(shù)據(jù)量非常驚人，以GPT-4為例，其訓(xùn)練參數(shù)量達(dá)到了1800B，OpenAI團(tuán)隊(duì)使用了25000張A100，并花了90-100天的時(shí)間才完成了單次訓(xùn)練，總耗電在2.4億度左右，成本約為6300萬美元。
倉(cāng)巍指出，在驚人數(shù)據(jù)量的背后還潛藏著AI對(duì)半導(dǎo)體行業(yè)的四大挑戰(zhàn)，包括算力挑戰(zhàn)、存力挑戰(zhàn)、運(yùn)力挑戰(zhàn)和電力挑戰(zhàn)。具體來講，隨著人工智能和高性能計(jì)算等技術(shù)的發(fā)展，對(duì)算力的需求正以前所未有的速度增長(zhǎng)，然而算力的增長(zhǎng)速度遠(yuǎn)遠(yuǎn)跟不上這種需求的增長(zhǎng)，尤其是內(nèi)存帶寬的提升速度也落后于算力的提升，這限制了數(shù)據(jù)中心的整體計(jì)算能力。此外，數(shù)據(jù)中心的能源消耗問題也日益凸顯，預(yù)計(jì)到2026年將大幅增加，對(duì)可持續(xù)發(fā)展構(gòu)成了挑戰(zhàn)。在這樣的背景下，行業(yè)需要從算力、場(chǎng)地布局和能源效率等多個(gè)方面尋求突破，以應(yīng)對(duì)這些挑戰(zhàn)。
關(guān)于耗電量這個(gè)被認(rèn)為是未來制約AI發(fā)展的主力因素，倉(cāng)巍透露：“2022年，全球數(shù)據(jù)中心的用電量相當(dāng)于法國(guó)一年的用電量，所以近期我們常聽到一些數(shù)據(jù)中心的運(yùn)營(yíng)商在積極購(gòu)買核電，比如亞馬遜等?！?/p>
此外，我們看到，即使摩爾定律延續(xù)，單位面積內(nèi)的晶體管數(shù)量保持在每18至24個(gè)月內(nèi)翻一番的增長(zhǎng)速度，僅憑這一發(fā)展已無法滿足人類社會(huì)算力需求的爆發(fā)式增長(zhǎng)。據(jù)IDC的統(tǒng)計(jì)，全球算力需求平均每3.5個(gè)月翻一倍。面對(duì)超大規(guī)模數(shù)據(jù)處理的需求，芯片行業(yè)發(fā)展的關(guān)鍵點(diǎn)已從晶體管密度轉(zhuǎn)移至更為多元的性能增長(zhǎng)點(diǎn)。其中，芯片架構(gòu)的創(chuàng)新成為行業(yè)研發(fā)環(huán)節(jié)的重中之重。
倉(cāng)巍給出了一組數(shù)據(jù)，當(dāng)前采用傳統(tǒng)架構(gòu)下的芯片最多集成了2000億顆晶體管，而采用Chiplet架構(gòu)的芯片已經(jīng)實(shí)現(xiàn)10000億顆晶體管的集成。
事實(shí)上，Chiplet技術(shù)通過將不同功能的芯片模塊（如CPU、GPU等）以先進(jìn)封裝的形式組合在一起，不僅能夠提高大型芯片的良率，降低設(shè)計(jì)的復(fù)雜度和制造成本，還能滿足多樣化市場(chǎng)需求，尤其是對(duì)定制芯片的需求。這種技術(shù)的發(fā)展，被看作是后摩爾時(shí)代持續(xù)提高集成度和芯片算力的重要途徑。預(yù)計(jì)到2024年，Chiplet的市場(chǎng)規(guī)模將達(dá)到58億美元，到2035年超過570億美元，將迎來快速增長(zhǎng)。
當(dāng)然，在異構(gòu)集成方案下，我們還需要不斷提升互聯(lián)接口速率。以英偉達(dá)今年發(fā)布的Blackwell GPU為例，它就采用了Chiplet架構(gòu)，集成了兩顆最大尺寸的GPU Die，通過NVLink 5.0高速互連技術(shù)連接在一起，形成一個(gè)統(tǒng)一的GPU，還配置了192G HBM3e，以及高達(dá)8TB/s的內(nèi)存帶寬。
圖 | 芯片公司向系統(tǒng)發(fā)展；來源：與非網(wǎng)攝制
此外，我們還看到英偉達(dá)通過NVLink互聯(lián)，整合了Blackwell GPU、Grace CPU，形成了GB200超級(jí)芯片，再通過NVLink Switch將2顆GB200超級(jí)芯片和Bluefield NPU打通，形成板卡級(jí)的“超異構(gòu)”加速計(jì)算平臺(tái)；18個(gè)“超異構(gòu)”加速計(jì)算平臺(tái)又可以形成一個(gè)GB200 NVL72服務(wù)器機(jī)架；8個(gè)GB200 NVL72服務(wù)器機(jī)架加上1臺(tái)QUANTUM INFINIBAND交換機(jī)又形成了一個(gè)GB200計(jì)算機(jī)柜。通過這樣的級(jí)聯(lián)方式，當(dāng)前英偉達(dá)的AI工廠已經(jīng)集成了32000顆GPU，13PB內(nèi)存，58PB/s的帶寬，AI算力達(dá)到645 exaFLOPS。
參考英偉達(dá)的案例，集成系統(tǒng)的規(guī)模化可以從垂直層面進(jìn)行擴(kuò)展，另一方面可以增加并行的節(jié)點(diǎn)來增加總體算力。而在這個(gè)集成過程中，高速、高頻傳輸已經(jīng)成為制約數(shù)據(jù)中心發(fā)展的關(guān)鍵要素。與此同時(shí)，Chiplet異構(gòu)集成正在加入更多的功能，比如臺(tái)積電將硅光技術(shù)融入芯片系統(tǒng)，接下來還會(huì)有傳感等。
為了應(yīng)對(duì)這些挑戰(zhàn)，首先需要可靠的EDA平臺(tái)來支撐。因此，我們看到越來越多的EDA廠商正在從從傳統(tǒng)芯片EDA設(shè)計(jì)公司，轉(zhuǎn)向系統(tǒng)設(shè)計(jì)的公司。以EDA三大家為例，他們都在通過收購(gòu)和產(chǎn)品更新來增強(qiáng)自身實(shí)力，如Synopsys斥資350億美元收購(gòu)了Ansys，西門子EDA斥資106億美元收購(gòu)了Altair，Cadence斥資12.4億美元收購(gòu)了BET CAE。
圖 | 芯和半導(dǎo)體正在構(gòu)建系統(tǒng)級(jí)EDA平臺(tái)；來源：與非網(wǎng)攝制
除了國(guó)外EDA市場(chǎng)有動(dòng)作外，我們看到芯和半導(dǎo)體也在構(gòu)建系統(tǒng)級(jí)EDA平臺(tái)，通過端到端多物理場(chǎng)仿真EDA，賦能AI硬件系統(tǒng)設(shè)計(jì)。
AI芯片：CoWoS/HBM技術(shù)方向與未來展望
毫無疑問，今天AI領(lǐng)域最主要的企業(yè)是英偉達(dá)，而CoWoS和HBM是英偉達(dá)GPU最關(guān)鍵的兩項(xiàng)技術(shù)。
據(jù)悉，英偉達(dá)的GPU，特別是其數(shù)據(jù)中心GPU，如P100、V100和A100，都采用了CoWoS技術(shù)，這些產(chǎn)品在TOP 500超算中占據(jù)了超過一半的算力。
圖 | 臺(tái)積電AI相關(guān)的營(yíng)收表現(xiàn)；來源：與非網(wǎng)攝制
翊杰科技執(zhí)行長(zhǎng)兼總經(jīng)理蘇進(jìn)成指出，CoWoS技術(shù)的大規(guī)模采用也同步驅(qū)動(dòng)了臺(tái)積電AI相關(guān)的營(yíng)收表現(xiàn)，2024年CoWoS與晶圓測(cè)試帶來的營(yíng)收約為100億美元，占其總營(yíng)收的比例不到18%，但預(yù)計(jì)到2027年，該項(xiàng)營(yíng)收將增長(zhǎng)至近300億美元，營(yíng)收占比高達(dá)20%。
為了進(jìn)一步展示CoWoS+HBM技術(shù)的特色和優(yōu)勢(shì)，蘇進(jìn)成還邀請(qǐng)了他的朋友作具體的技術(shù)介紹。
根據(jù)該嘉賓的介紹，存儲(chǔ)墻（傳輸帶寬慢或容量有限）是算力提升的重要瓶頸，從存儲(chǔ)器到處理器，數(shù)據(jù)搬運(yùn)會(huì)面臨2個(gè)問題，分別為：數(shù)據(jù)搬運(yùn)慢和搬運(yùn)能耗大。
的確，在經(jīng)典的馮諾依曼架構(gòu)下，數(shù)據(jù)的存儲(chǔ)和計(jì)算是分開的，處理器CPU和存儲(chǔ)器之間通過數(shù)據(jù)總線進(jìn)行數(shù)據(jù)交換，但由于處理器和存儲(chǔ)器的內(nèi)部結(jié)構(gòu)、工藝和封裝不同，二者的性能也存在很大的差別。從1980年開始，處理器和存儲(chǔ)器的性能差距不斷拉大，存儲(chǔ)器的訪問速度遠(yuǎn)遠(yuǎn)跟不上CPU的數(shù)據(jù)處理速度，這就在存儲(chǔ)器和處理器之間行程了一道“存儲(chǔ)墻”，嚴(yán)重制約了芯片的整體性能提升。
與此同時(shí)，由于處理器和存儲(chǔ)器的分離，在處理數(shù)據(jù)的過程中，首先需要將數(shù)據(jù)從存儲(chǔ)器通過總線搬運(yùn)到處理器，處理完成后，再將數(shù)據(jù)搬運(yùn)回存儲(chǔ)器進(jìn)行存儲(chǔ)。數(shù)據(jù)在搬運(yùn)過程中的能耗是浮點(diǎn)運(yùn)算的4-1000倍。隨著半導(dǎo)體工藝的進(jìn)步，雖然總體功耗下降，但是數(shù)據(jù)搬運(yùn)所占的功耗比越來越大。據(jù)研究顯示，在7nm時(shí)代，訪存功耗和通信功耗之和占據(jù)芯片總功耗的63%以上。
為此，業(yè)內(nèi)提出了三個(gè)方向的解決方案，包括光互聯(lián)和2D/3D堆疊等高速帶寬數(shù)據(jù)通信、近存儲(chǔ)運(yùn)算，以及將存儲(chǔ)器本身進(jìn)行算法嵌入的存算一體。
其中，CoWoS作為一種先進(jìn)的2.5D多芯片封裝技術(shù)，它能夠有效解決一系列以上提到的在高性能計(jì)算和集成電路領(lǐng)域中遇到的存儲(chǔ)墻、系統(tǒng)性能和功耗問題，因此廣受歡迎。
圖 | CoWoS的種類、產(chǎn)品與產(chǎn)能；來源：與非網(wǎng)攝制
但CoWoS今天面臨產(chǎn)能緊張和價(jià)格太高的問題，因此一方面臺(tái)積電在努力擴(kuò)產(chǎn)能，另一方面也在尋求降本，于是CoWoS也衍生出了三大種類，分別是CoWoS-S、CoWoS-R和CoWoS-L，其中英偉達(dá)前代的產(chǎn)品H100、H200，AMD MI300、英特爾Gaudi 2&3&Falcon Shores、谷歌TPU均采用了性能最高價(jià)格也最貴的CoWoS-S；而英偉達(dá)最新推出的Blackwell&robin則采用了有重新布線層（RDL）中介層的CoWoS-R；但有時(shí)候CoWoS-R不能滿足復(fù)雜系統(tǒng)的集成，因此有的廠商采用了結(jié)合局部硅互連和RDL中介層的CoWoS-L，如AWS inferential、Trainium。
此外，從存儲(chǔ)的角度，作為一種新型的CPU/GPU內(nèi)存芯片，HBM從結(jié)構(gòu)上擁有兩大特點(diǎn)：
（1）3D堆疊結(jié)構(gòu)并由TSV互連：HBM 由多顆DRAM die堆疊成3D結(jié)構(gòu)，使用TSV技術(shù)實(shí)現(xiàn)信號(hào)的共享與分配；
（2）高I/O數(shù)量帶來高位寬：HBM的每顆DRAM Die包含多個(gè)通道，可獨(dú)立訪問。每個(gè)通道又包含多個(gè)I/O口，位寬64/128bit，使 HBM的總位寬高達(dá)1024bit。
圖 | TSV在HBM中的結(jié)構(gòu)
2009年AMD與SK海力士開始研發(fā)探索HBM相關(guān)產(chǎn)品，并于2013年聯(lián)合首發(fā)全球首款HBM。目前，HBM已經(jīng)演進(jìn)到了第五代，第六代HBM4量產(chǎn)在即。
在此基礎(chǔ)上，蘇進(jìn)成分享了AI芯片/CoWoS產(chǎn)業(yè)生態(tài)結(jié)構(gòu)及代表廠商，他指出：“美國(guó)在整個(gè)AI產(chǎn)業(yè)中占據(jù)優(yōu)勢(shì)，而中國(guó)也是全球AI芯片產(chǎn)業(yè)戰(zhàn)列要沖。當(dāng)前中國(guó)大陸廠商華為正快速崛起，市場(chǎng)需求量呈現(xiàn)出爆發(fā)式增長(zhǎng)，根據(jù)華為內(nèi)部和采購(gòu)方渠道透露的信息，2023年華為算力GPU出貨量約十萬片，而2024年產(chǎn)能增加到幾十萬片，下單需求已經(jīng)達(dá)到上百萬片。”
圖 | AI芯片/CoWoS產(chǎn)業(yè)生態(tài)結(jié)構(gòu)及代表廠商
圖 | 全球AI芯片產(chǎn)業(yè)戰(zhàn)略要沖
FOPLP應(yīng)用于AIHPC異構(gòu)集成封裝，從玻璃載體到玻璃基板
Marvell的創(chuàng)始人Sehat Sutardja教授在2015年的ISSCC上提出了Mochi架構(gòu)的概念。這個(gè)想法最終發(fā)展成為現(xiàn)在廣為人知的Chiplet技術(shù)。Mochi架構(gòu)的核心思想是通過一種新的內(nèi)連技術(shù)實(shí)現(xiàn)SoC的功能，降低研發(fā)與生產(chǎn)成本，并且加快上市時(shí)間。MoChi互連芯片是基于運(yùn)行速度高達(dá)8Gbps甚至更快的ARM AXI鏈路，它可以保持很低的芯片到芯片時(shí)延，將多個(gè)芯片以菊花鏈的形式連在一起，并且可以實(shí)現(xiàn)緊湊型串行/解串器(micro-serdes)和低電壓差分信號(hào)。
后來，AMD在這一領(lǐng)域取得了顯著的進(jìn)展，成為了Chiplet技術(shù)的最大影響者之一。AMD的技術(shù)和產(chǎn)品，特別是其Ryzen系列處理器，采用了全新的Zen架構(gòu)，推動(dòng)了Chiplet技術(shù)的發(fā)展和應(yīng)用。隨后，英特爾也開始投入到Chiplet技術(shù)的研發(fā)中，以應(yīng)對(duì)AMD在性能和功耗方面的競(jìng)爭(zhēng)壓力。英特爾的技術(shù)進(jìn)步相對(duì)緩慢，而AMD的持續(xù)技術(shù)創(chuàng)新和產(chǎn)品更新，使得AMD在性能和功耗方面的優(yōu)勢(shì)越來越明顯，迫使英特爾需要更多的時(shí)間和資源來追趕。
伴隨著Chiplet技術(shù)以及AI大芯片的快速發(fā)展，先進(jìn)封裝乘勢(shì)而起，封裝技術(shù)從二維轉(zhuǎn)向三維，從最初的封裝元件轉(zhuǎn)向封裝系統(tǒng)。
提到先進(jìn)封裝就不得不提到RDL（Redistribution Layer，重布線層），而RDL在大部分場(chǎng)景下的目的都是Fan Out （扇出），以實(shí)現(xiàn)更輕薄、更多的IO接口、更好的電性能。
圖 | 全球扇出型封裝市場(chǎng)規(guī)模，來源：Yole，亞智科技
根據(jù)Yole 2022年12月發(fā)布的數(shù)據(jù)顯示，全球扇出型封裝產(chǎn)值預(yù)計(jì)將在2028年達(dá)到38億美元， 2022-2028年復(fù)合年增長(zhǎng)率為12.5%。其中，F(xiàn)OPLP（扇出型板級(jí)封裝）占據(jù)了整個(gè)扇出型封裝市場(chǎng)約5-10%的市場(chǎng)，并且未來幾年還將不斷增長(zhǎng)。
雖然，在扇出型封裝技術(shù)中，F(xiàn)OWLP（扇出型晶圓級(jí)封裝）依舊是主流，但未來隨著芯片越做越大，比如英偉達(dá)的B200就有半個(gè)巴掌大，F(xiàn)OWLP小于85%的面積使用率就成了短板，單位晶圓可放置的芯片數(shù)量遠(yuǎn)小于FOPLP。因此，在產(chǎn)品面世時(shí)間和成本的多維度考量下，芯片設(shè)計(jì)和制造企業(yè)在封裝技術(shù)的選擇上，正在逐漸由FOWLP部分轉(zhuǎn)向FOPLP。
對(duì)此，奕成科技VP &CTO方立志表示：“FOPLP相比FOWLP產(chǎn)出效率為4~6倍，成本相對(duì)降低；之前FOPLP用于低階產(chǎn)品，而FOWLP用于高階和低階產(chǎn)品，自從臺(tái)積電投入FOPLP應(yīng)用于ALHPC之后，改變了現(xiàn)狀；所以，未來的重點(diǎn)是FOPLP的工藝技術(shù)能力與 FOWLP 相同才具有競(jìng)爭(zhēng)優(yōu)勢(shì)，換言之，只有高階的FOPLP才有競(jìng)爭(zhēng)力，低階的FOPLP將是紅海市場(chǎng)。”
圖 | 由FOWLP部分轉(zhuǎn)向FOPLP演進(jìn)；來源：與非網(wǎng)攝制
不過當(dāng)前，F(xiàn)OPLP的量產(chǎn)落地還面臨四大挑戰(zhàn)：芯片位移、細(xì)線路、翹曲和細(xì)間距。面對(duì)這些挑戰(zhàn)，方立志介紹了當(dāng)前的解決方案，在芯片位移方面，可以在設(shè)計(jì)時(shí)做補(bǔ)償，并且不同的設(shè)計(jì)要搭配相對(duì)應(yīng)精度的設(shè)備；在細(xì)線路方面，需要采用更高精度的光刻機(jī)實(shí)現(xiàn)更高精度的曝光，同時(shí)配套優(yōu)化刻蝕以及材料的選擇；在翹曲方面，需要結(jié)合仿真來做預(yù)補(bǔ)償，在改善結(jié)構(gòu)材料CTE的匹配度的同時(shí)，進(jìn)行Dummy區(qū)設(shè)計(jì)以及增加翹曲工藝；在細(xì)間距方面，需要采用低震動(dòng)的工藝，同時(shí)將Mass Reflow轉(zhuǎn)向TCB。
FOPLP應(yīng)用于AI HPC是大勢(shì)所趨，當(dāng)前市場(chǎng)頭部的企業(yè)已經(jīng)決定往 FOPLP 的技術(shù)開發(fā)，在其帶領(lǐng)下越來越多的設(shè)備和材料供應(yīng)商加入這一領(lǐng)域，F(xiàn)OPLP的生態(tài)系統(tǒng)將逐步完善。
圖 | 奕成科技板級(jí)高密FOMCM平臺(tái)批量量產(chǎn)；來源：與非網(wǎng)攝制
方立志透露：“業(yè)界正在利用板級(jí)技術(shù)將更多的芯片、元器件整合在FOPLP里，目前已經(jīng)開始小量生產(chǎn)。奕成科技是國(guó)內(nèi)第一家量產(chǎn)板級(jí)FOMCM用于高密信號(hào)互連AI HPC的產(chǎn)品?！?/p>
圖 | FOPLP技術(shù)演化；來源：與非網(wǎng)攝制
“此外，Glass Substrate玻璃基板未來或可替代Fanout on Substrate，但在2-3年內(nèi)大批量量產(chǎn)還需要業(yè)界共同的努力。因?yàn)槟壳安ＡЩ骞に囘€面臨四大挑戰(zhàn)：TGV開孔形狀和良率、玻璃上金屬化、玻璃基板操作與切割，非對(duì)稱結(jié)構(gòu)翹曲。” 方立志補(bǔ)充道
方立志認(rèn)為，板級(jí)工藝應(yīng)用場(chǎng)景廣，未來比晶圓級(jí)工藝更有前景。他呼吁更多的行業(yè)從業(yè)者參與，共同推動(dòng)這一技術(shù)的落地。
