1401
CMOS模擬集成電路的設(shè)計(jì)流程是一個復(fù)雜而系統(tǒng)的過程，從系統(tǒng)規(guī)格定義到最終的芯片測試和驗(yàn)證，每個步驟都需要精心設(shè)計(jì)和反復(fù)驗(yàn)證。每個環(huán)節(jié)之間都有密切的關(guān)聯(lián)，設(shè)計(jì)師需要具備深厚的電路理論知識、工藝?yán)斫夂?a class="article-link" target="_blank" href="/tag/EDA/">EDA工具使用經(jīng)驗(yàn)。
1. 系統(tǒng)規(guī)格定義
設(shè)計(jì)的第一步是明確系統(tǒng)的目標(biāo)需求和性能指標(biāo)。這個階段類似于建筑師在設(shè)計(jì)房屋時首先要考慮的需求，包括房屋的大小、用途、功能要求等。在模擬集成電路設(shè)計(jì)中，系統(tǒng)規(guī)格定義涉及到多個方面的要求：
功能需求：確定電路需要實(shí)現(xiàn)的基本功能。例如，一個放大器可能需要放大信號，同時保持信噪比在一定范圍內(nèi)。
性能指標(biāo)：例如增益、帶寬、功耗、面積、噪聲、時序等，通常都要在規(guī)定的范圍內(nèi)滿足性能要求。
物理限制：在CMOS工藝下，電路的尺寸、功耗、速度等受到工藝的限制，因此要考慮到面積限制和功耗控制。
這一階段的目標(biāo)是給出設(shè)計(jì)的邊界條件和約束，明確設(shè)計(jì)目標(biāo)，為后續(xù)的電路設(shè)計(jì)奠定基礎(chǔ)。
2. 電路設(shè)計(jì)
電路設(shè)計(jì)是將系統(tǒng)規(guī)格轉(zhuǎn)化為具體的電路結(jié)構(gòu)和元件的階段。這個過程包括以下幾個關(guān)鍵步驟：
選擇工藝庫：設(shè)計(jì)者首先需要根據(jù)系統(tǒng)的需求選擇合適的CMOS工藝庫。每種工藝庫有不同的性能特點(diǎn)，如不同的漏電流、速度、功耗等。
電路架構(gòu)設(shè)計(jì)：根據(jù)系統(tǒng)需求，設(shè)計(jì)師開始構(gòu)建電路架構(gòu)。這可能包括運(yùn)算放大器、濾波器、電源管理等功能塊的設(shè)計(jì)。設(shè)計(jì)師需要選擇合適的電路拓?fù)?/a>，如差分對、源極跟隨器等，并考慮電路的工作點(diǎn)、增益、帶寬等性能指標(biāo)。
晶體管選擇與尺寸優(yōu)化：在CMOS設(shè)計(jì)中，晶體管是最基本的有源元件，設(shè)計(jì)師需要選擇合適的晶體管類型（NMOS、PMOS）并根據(jù)電路性能要求來優(yōu)化其尺寸（如寬度W和長度L）。
此階段，設(shè)計(jì)往往是手工進(jìn)行的，雖然EDA工具可以提供一些自動化支持，但由于模擬電路的復(fù)雜性，通常需要大量的經(jīng)驗(yàn)和技巧。
3. 電路仿真
電路設(shè)計(jì)完成后，需要通過仿真來驗(yàn)證電路的功能和性能。仿真是設(shè)計(jì)過程中的一個至關(guān)重要的步驟，因?yàn)樵谡鎸?shí)的硅片上驗(yàn)證電路是非常昂貴且復(fù)雜的，因此大多數(shù)驗(yàn)證工作都依賴于計(jì)算機(jī)仿真。
仿真工具：常用的仿真工具包括SPICE（模擬電路仿真程序），它基于晶體管的電氣模型，對電路進(jìn)行模擬。
仿真內(nèi)容：設(shè)計(jì)工程師使用仿真工具來評估電路在不同輸入條件下的表現(xiàn)，如增益、帶寬、線性度、失真、功耗等。
參數(shù)調(diào)整：如果仿真結(jié)果不符合預(yù)期，設(shè)計(jì)師會根據(jù)結(jié)果調(diào)整電路參數(shù)，甚至重新設(shè)計(jì)部分電路。仿真工具可以幫助設(shè)計(jì)師快速評估不同設(shè)計(jì)方案，避免重復(fù)設(shè)計(jì)工作。
4. 版圖實(shí)現(xiàn)
版圖設(shè)計(jì)是將電路設(shè)計(jì)轉(zhuǎn)化為實(shí)際物理形態(tài)的過程。在CMOS集成電路中，電路的每個部分都需要用具體的幾何圖形來描述，以便制造。這個過程類似于建筑師繪制房屋的施工圖。
版圖設(shè)計(jì)：設(shè)計(jì)師需要手動繪制電路的版圖，將電路元件如晶體管、電阻、電容等繪制為符合工藝要求的幾何圖形。
版圖設(shè)計(jì)考慮：在繪制版圖時，設(shè)計(jì)師必須考慮到工藝規(guī)則（如最小線寬、間距等），以及電路的匹配性、噪聲、串?dāng)_等問題。例如，相鄰的信號線可能會相互干擾，導(dǎo)致噪聲增大，因此需要合理布局。
5. 版圖物理驗(yàn)證
完成版圖設(shè)計(jì)后，設(shè)計(jì)師需要進(jìn)行物理驗(yàn)證，確保版圖能夠在實(shí)際制造過程中被成功實(shí)現(xiàn)，同時不引入新的錯誤。
設(shè)計(jì)規(guī)則檢查（DRC）：這是對版圖的幾何形狀進(jìn)行檢查，確保所有圖形符合工藝限制。例如，晶體管之間的間距不能過小，否則會導(dǎo)致短路或漏電。
版圖與電路網(wǎng)表比對（LVS）：LVS檢查是將版圖中的電氣連接與原理圖中的連接進(jìn)行比對，確保版圖實(shí)現(xiàn)了設(shè)計(jì)中的電氣功能。如果發(fā)現(xiàn)不匹配，設(shè)計(jì)師需要修正版圖。
6. 參數(shù)提取后仿真
在完成版圖設(shè)計(jì)和物理驗(yàn)證后，設(shè)計(jì)還需考慮來自版圖的寄生效應(yīng)。寄生效應(yīng)主要是指電路中因布局、布線等因素引入的額外電容、電感和電阻。
前仿真與后仿真：前仿真是基于理想化的電路模型，通常不考慮寄生效應(yīng)。而后仿真則是在考慮版圖寄生參數(shù)的基礎(chǔ)上進(jìn)行的仿真。寄生效應(yīng)可能會導(dǎo)致電路的增益下降、帶寬降低等性能問題，特別是在深亞微米工藝下，這一問題尤為突出。
反復(fù)調(diào)整：設(shè)計(jì)師需要根據(jù)后仿真結(jié)果對電路進(jìn)行調(diào)整，可能需要修改晶體管的尺寸或調(diào)整版圖布局，直到仿真結(jié)果滿足性能要求。
7. 導(dǎo)出流片數(shù)據(jù)
當(dāng)電路設(shè)計(jì)經(jīng)過充分驗(yàn)證，并且后仿真結(jié)果滿足設(shè)計(jì)要求后，下一步是導(dǎo)出流片數(shù)據(jù)（GDSII格式）。這些數(shù)據(jù)包含了電路的最終版圖信息，供晶圓代工廠進(jìn)行制造。
流片數(shù)據(jù)：流片數(shù)據(jù)是將版圖轉(zhuǎn)換成可以被晶圓廠使用的格式，通常采用GDSII或OASIS格式。設(shè)計(jì)師需要確保數(shù)據(jù)的正確性，避免在流片階段出現(xiàn)問題。
提交晶圓代工廠：一旦數(shù)據(jù)導(dǎo)出，就可以提交給晶圓代工廠進(jìn)行芯片制造。
8. 芯片制造
芯片制造是將設(shè)計(jì)轉(zhuǎn)化為實(shí)際硅片的過程。晶圓代工廠通過多道工藝（如光刻、刻蝕、離子注入等）將設(shè)計(jì)的電路圖案轉(zhuǎn)移到硅片上。
光刻：通過光刻工藝將電路圖案轉(zhuǎn)移到硅片的表面，形成晶體管等基本元件。
刻蝕與離子注入：通過刻蝕工藝去除不需要的材料，離子注入則是將摻雜物注入到硅中，調(diào)整其導(dǎo)電特性。
最終，芯片通過封裝完成，準(zhǔn)備進(jìn)行測試。
9. 測試和驗(yàn)證
在芯片制造完成后，最后的步驟是測試和驗(yàn)證芯片的功能和性能是否符合設(shè)計(jì)要求。
功能測試：通過測試芯片的輸入輸出，確保芯片能夠按照設(shè)計(jì)要求正常工作。
性能驗(yàn)證：驗(yàn)證芯片的增益、帶寬、功耗等性能是否在預(yù)定范圍內(nèi)。
測試過程中可能會發(fā)現(xiàn)問題，這時需要進(jìn)行調(diào)整，進(jìn)行修復(fù)和迭代，直到芯片的性能滿足設(shè)計(jì)要求。
歡迎加入交流群，備注姓名+崗位+公司。
