1234
低電壓模擬電路設(shè)計(jì)技術(shù)的核心是要在盡可能低的電源電壓下，實(shí)現(xiàn)高效的模擬信號處理。這種設(shè)計(jì)思路主要受到移動設(shè)備、植入式醫(yī)療設(shè)備等應(yīng)用場景的需求驅(qū)動。由于這些設(shè)備的空間和能量資源有限，工程師們需要找到能夠在低電壓（如3V以下）下高效工作的電路設(shè)計(jì)方法。
1. 技術(shù)選擇與工藝背景
低電壓設(shè)計(jì)首先受到半導(dǎo)體工藝的限制。在標(biāo)準(zhǔn)的CMOS工藝中，晶體管的閾值電壓不會隨工藝尺寸縮小而成比例降低，這使得在低電壓下工作變得具有挑戰(zhàn)性。多閾值工藝、BiCMOS以及SOI（硅絕緣）技術(shù)可以在一定程度上克服這些限制，但通常成本較高。簡單地說，如果工藝選擇得當(dāng)，工程師可以在低電壓下實(shí)現(xiàn)較好的電路性能，但需要權(quán)衡成本和復(fù)雜性。
2. 全區(qū)一體化晶體管模型
通常，晶體管在不同的偏置電壓下會呈現(xiàn)弱反型、強(qiáng)反型等不同的工作區(qū)域，每個(gè)區(qū)域都有不同的特性。例如，弱反型區(qū)域適合低功耗設(shè)計(jì)，但頻率響應(yīng)較差，而強(qiáng)反型則能提供較好的速度，但耗電量較大。因此，工程師們開發(fā)了“一體化模型”，這個(gè)模型可以在所有工作區(qū)間內(nèi)提供連續(xù)的性能指標(biāo)，從而幫助設(shè)計(jì)工程師更輕松地優(yōu)化電路性能，在功耗、頻率響應(yīng)和面積之間找到最佳平衡。
3. 降低電源需求的電路策略
在低電壓環(huán)境中，傳統(tǒng)的級聯(lián)結(jié)構(gòu)由于“電壓余量”不足而難以實(shí)現(xiàn)。級聯(lián)結(jié)構(gòu)類似于“高樓”，通過“堆疊”晶體管來提高輸出阻抗，但在低電壓下無法疊加。相反，工程師們采用“水平擴(kuò)展”的策略，用更簡單的非級聯(lián)結(jié)構(gòu)來實(shí)現(xiàn)高增益。這有點(diǎn)像在地面上建多層平房，而不是高樓，這樣既節(jié)省電壓余量，又確保電路穩(wěn)定。
4. 全差分和平衡結(jié)構(gòu)
在低電壓設(shè)計(jì)中，全差分或平衡電路結(jié)構(gòu)被廣泛應(yīng)用，因?yàn)樗鼈兙哂懈玫目?a class="article-link" target="_blank" href="/baike/1469043.html">共模干擾（CMRR）和電源抑制比（PSRR），并且能夠擴(kuò)大信號擺幅?？梢园阉茸鳌皹蛄旱膬蛇吀餍熊嚨馈钡脑O(shè)計(jì)，電流可以更高效、更平穩(wěn)地流過橋梁，避免了單邊行車帶來的干擾和不穩(wěn)定。
5. 低電壓下的關(guān)鍵構(gòu)建模塊
低電壓設(shè)計(jì)的核心模塊包括電流鏡、差分對和Class AB輸出結(jié)構(gòu)等，它們是低電壓電路的基礎(chǔ)單元。例如，電流鏡在低電壓下需要?jiǎng)?chuàng)新設(shè)計(jì)以保證穩(wěn)定的輸出，而差分對則用于提高信號的線性度。這些基礎(chǔ)模塊就像樂高積木，通過不同的拼接組合，可以實(shí)現(xiàn)各種功能復(fù)雜的電路。
6. 特殊晶體管技術(shù)
在低電壓下，傳統(tǒng)晶體管的驅(qū)動電壓不足以有效工作，因此采用了兩種特殊技術(shù)——體驅(qū)動和浮柵技術(shù)：
體驅(qū)動MOSFET：它通過將信號輸入到晶體管的襯底（bulk）而不是柵極（gate），類似于給房間增加另一個(gè)門，提升了低電壓下的性能，但同時(shí)降低了增益和頻率響應(yīng)。
浮柵MOSFET：這種結(jié)構(gòu)可以在多個(gè)輸入端與浮動的柵極之間建立電容耦合，實(shí)現(xiàn)有效的信號控制，類似于用“遙控器”調(diào)節(jié)晶體管的工作狀態(tài)，以節(jié)省電源電壓需求。
7. 多級頻率補(bǔ)償
低電壓多級放大器通常需要特別的頻率補(bǔ)償策略，以確保電路的穩(wěn)定性。由于多級電路中會出現(xiàn)多個(gè)頻率極點(diǎn)，這些極點(diǎn)可能導(dǎo)致系統(tǒng)不穩(wěn)定，因此通過巧妙地調(diào)節(jié)極點(diǎn)和零點(diǎn)的位置，使電路在閉環(huán)狀態(tài)下保持穩(wěn)定。可以把頻率補(bǔ)償想象成一個(gè)多層過濾系統(tǒng)，逐級去除不必要的噪聲，使信號清晰、穩(wěn)定地傳遞到輸出端。
8. 動態(tài)范圍的挑戰(zhàn)
在低電壓環(huán)境中，由于信號擺幅和電源電壓都減小，電路的動態(tài)范圍會下降。工程師們通過改進(jìn)電路設(shè)計(jì)，努力確保信號的最大擺幅在給定的噪聲限制內(nèi)。這有點(diǎn)類似于減少音量限制下，力求在不失真的前提下獲得最大的音質(zhì)。
9. 低電壓開關(guān)電容電路
在低電壓下實(shí)現(xiàn)開關(guān)電容電路也非常具有挑戰(zhàn)性，尤其是在信號路徑中驅(qū)動關(guān)鍵開關(guān)時(shí)。常用的解決方案包括使用低閾值MOS器件、時(shí)鐘電壓倍增或開關(guān)運(yùn)放技術(shù)，但它們各有局限，例如成本較高、頻率響應(yīng)受限等。
小結(jié)一下，低電壓模擬電路設(shè)計(jì)是一個(gè)在電壓、功耗、頻率響應(yīng)和面積等多個(gè)維度上取得平衡的過程。工程師們通過創(chuàng)新設(shè)計(jì)方法，例如一體化晶體管模型、體驅(qū)動和浮柵技術(shù)、多級頻率補(bǔ)償?shù)?，不斷克服低電壓環(huán)境中的種種挑戰(zhàn)。
參考文獻(xiàn)：Low Voltage Analog Circuit Design Techniques: A Tutorial
歡迎加入交流群，備注姓名+崗位。
