大數(shù)據(jù)時(shí)代，如何提高高速PCB設(shè)計(jì)效率？

大數(shù)據(jù)時(shí)代，無(wú)論是數(shù)據(jù)中心的產(chǎn)品、還是汽車(chē)和工業(yè)設(shè)備，甚至是我們?nèi)粘Ｊ褂玫?a class="article-link" target="_blank" href="/tag/%E6%B6%88%E8%B4%B9%E7%94%B5%E5%AD%90/">消費(fèi)電子產(chǎn)品，它們的信號(hào)速率都在迅猛攀升。看看下面這張圖，PCIe6.0的速率已經(jīng)達(dá)到了64Gbps，USB4達(dá)到了40Gbps，并行總線(xiàn)DDR5也達(dá)到了驚人的6.4Gbps，同時(shí)，高速總線(xiàn)的調(diào)制模式也從以往的NRZ發(fā)展到了PAM4甚至更高階的調(diào)制技術(shù)。還有一些新型總線(xiàn)的出現(xiàn)，比如CCIX, GenZ，CXL等等。這些變化給工程師們帶來(lái)了前所未有的挑戰(zhàn)。如何提高PCB設(shè)計(jì)的成功率以及設(shè)計(jì)的效率成為了工程師們的關(guān)鍵工作。而能夠減少返工引起的延期以及成本消耗的高速鏈路仿真越來(lái)越受到大家的重視。

高速PCB設(shè)計(jì)流程包含以下幾個(gè)步驟：

與傳統(tǒng)PCB設(shè)計(jì)相比，高速PCB設(shè)計(jì)在原理圖設(shè)計(jì)階段以及布線(xiàn)完成后都需要進(jìn)行信號(hào)與電源完整性分析。在原型機(jī)測(cè)試階段需要加入相應(yīng)的信號(hào)與電源完整性測(cè)試。

是德科技的先進(jìn)設(shè)計(jì)系統(tǒng)（Advanced Design System，ADS）軟件是一個(gè)完整的高速電路仿真設(shè)計(jì)平臺(tái)，提供了完整的信號(hào)與電源完整性仿真解決方案。接下來(lái)我們從原理圖設(shè)計(jì)、版圖設(shè)計(jì)兩個(gè)角度進(jìn)行描述。

原理圖設(shè)計(jì)

在ADS原理圖環(huán)境中，有三種仿真器可以用于信號(hào)完整性的仿真和分析：

一、S參數(shù)仿真器

不管是在信號(hào)完整性中，還是電源完整性中，對(duì)于很多器件，包括芯片的封裝、傳輸線(xiàn)、過(guò)孔、連接器、線(xiàn)纜、電容等無(wú)源器件都會(huì)應(yīng)用 S 參數(shù)來(lái)表征其特性，對(duì)于一個(gè)完整的通道就需要對(duì)很多個(gè) S 參數(shù)進(jìn)行級(jí)聯(lián)，在 ADS 中可以非常方便的級(jí)聯(lián)各類(lèi) S 參數(shù)，并非常靈活的進(jìn)行 S 參數(shù)仿真以及數(shù)據(jù)的處理。

對(duì)于單一的 S 參數(shù)，也可以在 ADS 中直接通過(guò) S 參數(shù)查看器（S-parameter Viewer），檢查 S 參數(shù)的單端和混合模式的結(jié)果，在 S 參數(shù)查看器中，還可以檢查 S 參數(shù)的無(wú)源性、互易性、相位以及 Smith 圖。通過(guò) S 參數(shù)仿真之后，在數(shù)據(jù)顯示窗口，可以查看結(jié)果曲線(xiàn)，也可以進(jìn)一步處理數(shù)據(jù)，加入規(guī)范模板等等。

S參數(shù)仿真可以幫助工程師分析在通道在頻域中的插入損耗（insertion loss）,回波損耗（Return loss）、串?dāng)_（crosstalk），等等。

二、瞬態(tài)仿真器(Transient)

瞬態(tài)仿真器經(jīng)典的時(shí)域仿真器。瞬態(tài)仿真器可以分析TDR，波形上升/下降(Waveform rising/falling)，振鈴(ringing)以及眼圖(eye pattern)等指標(biāo)參數(shù)。在瞬態(tài)仿真中可以把芯片IO模型(SPICE或IBIS)與通道模型一起進(jìn)行仿真。

三、通道(Channel)仿真器

對(duì)于高速串行總線(xiàn)，通常對(duì)誤碼率有比較嚴(yán)苛的要求，要求誤碼率非常低，所以不管是仿真還是測(cè)試，都需要有足夠多的采樣點(diǎn)數(shù)或者特殊的數(shù)學(xué)算法才能滿(mǎn)足分析誤碼率的要求。另外，隨著信號(hào)速率的不斷提高，單純的依靠芯片的簡(jiǎn)單的驅(qū)動(dòng)能力無(wú)法應(yīng)對(duì)信號(hào)在傳遞過(guò)程中的衰減，所以在高速串行總線(xiàn)的芯片中就會(huì)加入加重和均衡的算法，對(duì)于仿真而言，也需要有新的分析方法，這就需要使用ADS 中的通道仿真（ChannelSim），通道仿真完成之后，可以在數(shù)據(jù)顯示窗口上查看波形、浴盆曲線(xiàn)、眼圖等結(jié)果。

IBIS-AMI或者行為級(jí)IO模型可以用在通道仿真器中。如果需要建立IBIS-AMI模型，可以使用是德科技的系統(tǒng)仿真軟件SystemVue以及ADS。

PCB的仿真

一、SIPro/PIPro仿真分析工具

ADS 的版圖設(shè)計(jì)環(huán)境集成了全新的 SIPro/PIPro 仿真分析工具，可以幫助工程師快速高效地完成 PCB 設(shè)計(jì)中信號(hào)與電源完整性的版圖布局分析和版圖后仿真。

SIPro/PIPro 是內(nèi)嵌于 ADS 版圖設(shè)計(jì)環(huán)境中的功能模塊，它包含獨(dú)立的仿真界面及仿真器， 可以對(duì)版圖設(shè)計(jì)進(jìn)行分析。目前，ADS 版圖支持多種不同格式的設(shè)計(jì)文件導(dǎo)入，如 ODB++，Gerber，IFF, EGS，Allegro Brd等類(lèi)型的文件。

SIPro/PIPro 包含以下功能：

1.?PI-DC，用于直流電壓降分析

由于過(guò)大的直流電壓降，落在 IC 電源端的電壓可能低于建議的最低電壓。這可能導(dǎo)致 IC 的故障。過(guò)高的電流密度在過(guò)孔處會(huì)生成過(guò)多的熱量，引起電路板裂開(kāi)或燒化，導(dǎo)致故障。PI-DC 可以計(jì)算直流條件下的電壓、電流、IR Drop (電壓降)及電源供電網(wǎng)絡(luò)的功率損耗密度等。PIPro 可以幫助工程師用戶(hù)識(shí)別芯片等器件的管腳和連接過(guò)孔等在直流工作條件下流過(guò)的電流密度，顯示芯片管腳電壓，并給出設(shè)計(jì)裕量。仿真結(jié)果還可以自動(dòng)生成報(bào)告。

2.?PI-AC，用于 PDN 阻抗分析

PI-AC 分析用于提取電源分布網(wǎng)絡(luò)（PDN）的交流阻抗特性，并且可以顯示電流密度，了解熱點(diǎn)區(qū)域。提取的阻抗網(wǎng)絡(luò)可以直接轉(zhuǎn)化為 ADS 的原理圖，與電壓調(diào)節(jié)模塊（VRM）模型和去耦電容進(jìn)行優(yōu)化。

PI-AC 分析允許在仿真中添加元件模型，如去耦合電容模型。軟件支持多種元件模型形式，如理想集總元件，S 參數(shù)模型，元器件廠(chǎng)家模型庫(kù)，自定義電路模型等。用戶(hù)可以一次為同一個(gè)元件定義多種模型，可以方便地在多個(gè)模型間進(jìn)行切換。

PI-AC 分析可以一次分析任意多個(gè)指定的電源網(wǎng)絡(luò)，僅更換元件模型時(shí)不需要重復(fù)進(jìn)行電磁仿真。便可獲得新的結(jié)果。

3. PPR（Power Plane Resonance Analysis），用于電源平面諧振分析

電源平面諧振會(huì)干擾敏感的模擬電路，并生成過(guò)量的輻射。這可能導(dǎo)致設(shè)計(jì)不能滿(mǎn)足EMC 規(guī)范。電源平面諧振分析可以計(jì)算配電網(wǎng)絡(luò)(PDN)的自諧振頻率和相應(yīng)的Q 值。它可以幫助你實(shí)現(xiàn)去耦電容和過(guò)孔的優(yōu)化布置。

4.?用于電熱聯(lián)合仿真的Electro-Thermal以及熱仿真分析Thermal

電源完整性分析中還集成了電熱仿真功能，能夠?qū)崿F(xiàn)電/熱協(xié)同仿真。電源完整性仿真引擎(DC Drop)對(duì)電源網(wǎng)絡(luò)進(jìn)行仿真，提供功率密度給熱分析器，熱分析器再根據(jù)器件功耗運(yùn)行熱分析，系統(tǒng)多次迭代上述過(guò)程，獲取更新后的溫度值直到仿真收斂。

5.?Power-Aware Signal Integrity Analysis——用于與電源相關(guān)的信號(hào)完整性分析

在高速電路信號(hào)完整性設(shè)計(jì)中，信號(hào)電流的最短回流不經(jīng)不僅包含地平面，還往往包含電源平面。如果在提取信號(hào)走線(xiàn) S 參數(shù)時(shí)，僅考慮參考地平面，不考慮電源平面，仿真的結(jié)果會(huì)有很大的誤差。SIPro 使用獨(dú)有的混合算法，可以快速提取信號(hào)走線(xiàn)（包含過(guò)孔）與地平面和電源平面的頻域模型。這一頻域模型可以直接轉(zhuǎn)換成 ADS 的原理圖，用于電路仿真，如時(shí)域瞬態(tài)（Transient）仿真，通道（Channel）仿真， DDR 總線(xiàn)仿真等。

6.?CEMI（Conducted EMI），用于PCB 電源傳導(dǎo)仿真分析

隨著在電子產(chǎn)品中往往需要進(jìn)行 EMC 的檢測(cè)分析，傳導(dǎo)就是 EMC 的一種。為了更好的發(fā)現(xiàn)、避免以及解決傳導(dǎo)的問(wèn)題。在 PIPro 中可以利用 CEMI 對(duì)電路進(jìn)行傳導(dǎo)的仿真分析。

7.?阻抗快速掃描

SIPro/PIPro的仿真速度比傳統(tǒng)平面或3D電磁場(chǎng)仿真器提高10倍以上，同時(shí)其仿真精度也非常高，能夠達(dá)到與3D有限元法相媲美的水平。SIPro/PIPro用戶(hù)界面友好，簡(jiǎn)化了仿真流程，還能方便生成ADS原理圖進(jìn)行電路分析。支持仿真非規(guī)則結(jié)構(gòu)和便捷設(shè)置Back drill過(guò)孔，同時(shí)允許用戶(hù)自由設(shè)置信號(hào)、電源端和參考端。此外，SIPro/PIPro提供Python接口，使電容模型庫(kù)管理更加便捷。仿真后SIPro/PIPro 還可以生成 test bench，以便在 ADS 原理圖中做進(jìn)一步的電路分析。總體而言，該軟件為電路設(shè)計(jì)師提供了高效、精準(zhǔn)、靈活的仿真工具，極大地提升了設(shè)計(jì)效率。

由于篇幅所限，關(guān)于SIPro/PIPro的更加具體介紹以及操作請(qǐng)參考以下文檔：? SIPro/PIPro 簡(jiǎn)介

白皮書(shū)預(yù)覽

二、EP-Scan電氣性能掃描軟件

SIPro/PIPro功能強(qiáng)大，更適合專(zhuān)業(yè)的信號(hào)完整性分析師使用。然而，在設(shè)計(jì)階段，硬件工程師或者PCB設(shè)計(jì)工程師或者測(cè)試工程師也需要考慮到信號(hào)與電源完整性問(wèn)題，為了快速檢測(cè)布線(xiàn)后系統(tǒng)的電氣性能，讓硬件工程師們能夠及時(shí)發(fā)現(xiàn)初級(jí)的SI或者PI問(wèn)題，是德科技還推出了EP-Scan（Electrical Performance Scan）電氣性能掃描軟件，有了它，硬件相關(guān)的工程師只需簡(jiǎn)單的操作，就能進(jìn)行快速掃描，查看信號(hào)的電氣特性，找出潛在的信號(hào)完整性問(wèn)題。

當(dāng)然，對(duì)于更復(fù)雜的信號(hào)完整性分析，依然需要SI工程師們的專(zhuān)業(yè)知識(shí)和技能，通過(guò)使用SIPro/PIPro進(jìn)行深入的分析和仿真來(lái)解決。

EP-Scan可以通過(guò)簡(jiǎn)單的三個(gè)步驟解決信號(hào)完整性分析中的瓶頸問(wèn)題。

1.加載設(shè)計(jì)和設(shè)置。使用EP-Scan，我們可以輕松加載PCB Layout設(shè)計(jì)或?qū)隣DB++文件。然后，我們選擇特定的網(wǎng)絡(luò)進(jìn)行分析，更棒的是，我們還能為這個(gè)網(wǎng)絡(luò)設(shè)定測(cè)試計(jì)劃，并選擇相應(yīng)的電器規(guī)范（EP-Scan內(nèi)置了一些電器規(guī)范，如PCIE、USB、DDR等），然后根據(jù)相應(yīng)的電氣規(guī)范對(duì)阻抗、延時(shí)、插入損耗和回波損耗等指標(biāo)進(jìn)行分析。

2.進(jìn)行電氣性能掃描。這個(gè)步驟非常簡(jiǎn)單，只需輕輕按下一個(gè)按鈕，就能一鍵運(yùn)行所有的測(cè)試計(jì)劃。此外，每當(dāng)我們對(duì)設(shè)計(jì)進(jìn)行修改時(shí)，我們可以再去自動(dòng)運(yùn)行EP-Scan里面事先設(shè)定好測(cè)試計(jì)劃，以便輕松檢查信號(hào)完整性問(wèn)題。這樣，我們可以在修改后立即獲得反饋，確保設(shè)計(jì)的穩(wěn)定性和可靠性。

3.生成報(bào)告和存檔。在完成信號(hào)完整性分析后，EP-Scan可以一鍵生成詳細(xì)的報(bào)告。這個(gè)功能極大地簡(jiǎn)化了結(jié)果的展示和存檔過(guò)程，避免了繁瑣的復(fù)制粘貼工作。我們可以輕松地分享分析結(jié)果給團(tuán)隊(duì)成員或管理層，并記錄下設(shè)計(jì)的進(jìn)展和改進(jìn)。這樣，我們能夠保持透明的溝通和高效的工作流程。

通過(guò)這三個(gè)簡(jiǎn)單的步驟，EP-Scan為硬件工程師提供了方便、高效的工具，簡(jiǎn)化了分析流程，節(jié)約時(shí)間和精力。它突破了性能驗(yàn)證瓶頸，讓您專(zhuān)注于設(shè)計(jì)的優(yōu)化和改進(jìn)，更快地將產(chǎn)品推向市場(chǎng)。

EP-Scan?生成的測(cè)試報(bào)告

以上我們簡(jiǎn)要介紹了大數(shù)據(jù)時(shí)代對(duì)高速PCB設(shè)計(jì)提出的挑戰(zhàn)，并闡述了如何借助ADS和EPScan這兩個(gè)工具提高設(shè)計(jì)工程師的效率。然而，大數(shù)據(jù)時(shí)代的到來(lái)不僅對(duì)高速PCB設(shè)計(jì)提出更高的要求，同時(shí)為其提供了更優(yōu)越的協(xié)同工作環(huán)境。云計(jì)算技術(shù)成為這一時(shí)代的一項(xiàng)極為有效的工具，尤其在工程中迫切需要迅速生成仿真報(bào)告的情況下。釋放計(jì)算資源的算力，充分利用仿真工具變得至關(guān)重要。ADS的HPC（High Performance Computing）加速服務(wù)大大提高了工程計(jì)算效率，使得我們能夠在最短時(shí)間內(nèi)獲取仿真結(jié)果，從而有助于提高工程產(chǎn)出。此外，通過(guò)使用Cliosoft工具，設(shè)計(jì)團(tuán)隊(duì)能夠在云平臺(tái)上實(shí)時(shí)共享設(shè)計(jì)文件、模型和數(shù)據(jù)，實(shí)現(xiàn)多地協(xié)同設(shè)計(jì)。這種協(xié)同方式極大地加速了設(shè)計(jì)流程，提高了團(tuán)隊(duì)協(xié)作的效率。