佳能豬突猛進，納米壓印取得重要進展

日本佳能公司10月13日宣布推出FPA-1200NZ2C納米壓印半導(dǎo)體制造設(shè)備，該設(shè)備執(zhí)行電路圖案轉(zhuǎn)移。

佳能據(jù)介紹，佳能的納米壓印光刻（Nano-Imprint Lithography，NIL）技術(shù)可實現(xiàn)最小線寬14nm的圖案化，相當于生產(chǎn)目前最先進的邏輯半導(dǎo)體所需的5nm節(jié)點。此外，隨著掩模技術(shù)的進一步改進，NIL有望實現(xiàn)最小線寬為10nm的電路圖案，相當于2nm節(jié)點。NanoimprintLithography(NIL)，是一種新型的微納加工技術(shù)。該技術(shù)將設(shè)計并制作在模板上的微小圖形，通過壓印等技術(shù)轉(zhuǎn)移到涂有高分子材料的硅基板上。納米壓印的分辨率由所用印模板圖形的大小決定，物理上沒有光刻中的衍射限制，納米壓印技術(shù)可以實現(xiàn)納米級線寬的圖形。

5nm芯片是目前 IC 制程的領(lǐng)先水平，采用極紫外光刻(EUV)技術(shù)。5nm芯片在晶體管、導(dǎo)線間距等方面有非常高的要求，為了實現(xiàn)更小的尺寸和更加密集的設(shè)備，就需要采用更先進的制程技術(shù)。

3nm的也就臺積電有蘋果的芯片推出。5nm已經(jīng)是很厲害的水平了，中芯至今還沒達到。

納米壓印概念非常高深，但實際上它的原理并不難理解。壓印是古老的圖形轉(zhuǎn)移技術(shù)，活字印刷術(shù)便是最初的壓印技術(shù)原型，而納米壓印則是圖形特征尺寸只有幾納米到幾百納米的一種壓印技術(shù)。

打個比方來說，納米壓印光刻造芯片就像蓋章一樣，把柵極長度只有幾納米的電路刻在印章上，再將印章蓋在橡皮泥上，得到與印章相反的圖案，經(jīng)過脫模就能夠得到一顆芯片。在行業(yè)中，這個章被稱為模板，而橡皮泥則被稱為納米壓印膠。

日本鎧俠從2017年就開始與佳能等企業(yè)合作開發(fā)NIL壓印技術(shù)。目前，鎧俠已經(jīng)將NIL技術(shù)應(yīng)用到了15nm NAND閃存器上，并有望在2025年推出采用NIL技術(shù)的5nm芯片。鎧俠表示，NIL設(shè)備相比EUV可以降低90%的能耗，同時轉(zhuǎn)化率更好，而且NIL設(shè)備的成本更低，研發(fā)成本比EUV降低了60%。

幾種常用光刻技術(shù)對比：

如果能在5nm上穩(wěn)定壓印光刻技術(shù)，批量生產(chǎn)的話，佳能估計又能起飛一段時間了。

佳能的研究顯示，其設(shè)備在每小時 80 片晶圓的吞吐量和 80 片晶圓的掩模壽命下，納米壓印光刻相對 ArF 光刻工藝可降低 28% 的成本，隨著吞吐量增加至每小時 90 片，掩模壽命超過 300 批次，成本可降低 52%。此外，通過改用大場掩模來減少每片晶圓的拍攝次數(shù)，還可進一步降低成本。

對納米壓印來說，模板是器件成功的關(guān)鍵。不同于傳統(tǒng)光學(xué)光刻使用的 4X 掩模，納米壓印光刻使用 1X 模版，會導(dǎo)致模具制作、檢查和修復(fù)技術(shù)面臨更大挑戰(zhàn)。

SK海力士2023年引入佳能的納米壓印設(shè)備，正在測試和研發(fā)，用于2025年推出3D NAND的量產(chǎn)，屆時晶圓成本能下降不少。