verilog hdl

• Verilog HDL 會(huì)被淘汰嗎？
  

  今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集（二十三），以后還會(huì)多推出本系列，話不多說，上貨。Q：Verilog會(huì)被淘汰嗎?現(xiàn)在hls越來越強(qiáng)大，hls有什么Verilog做不到的事情嗎，Verilog大家認(rèn)為是否會(huì)被淘汰呢，我現(xiàn)在一直在用Verilog做FPGA和asic，慌得一匹。

  FPGA技術(shù)江湖

  1232

  10/08 13:00

  verilog verilog hdl
• FPGA Verilog HDL代碼如何debug？
  Verilog代碼如何debug？最近學(xué)習(xí)fpga，寫了不少verilog，開始思考如何debug的問題！c語言是順序執(zhí)行，而verilog是并行執(zhí)行，想請(qǐng)教如何debug自己的verilog代碼，我以前一直都是對(duì)照著modelsim上的方針波形來看看哪里有邏輯錯(cuò)誤！

  FPGA技術(shù)江湖

  1978

  09/09 16:40

  verilog verilog hdl
• FPGA入門基礎(chǔ)之?dāng)?shù)碼管顯示
  

  本文介紹數(shù)碼管顯示譯碼基本工作原理及Verilog HDL驅(qū)動(dòng)代碼編寫，進(jìn)一步熟練掌握FPGA入門基礎(chǔ)知識(shí)。

  FPGA技術(shù)實(shí)戰(zhàn)

  5019

  06/01 10:25

  數(shù)碼管 verilog hdl
• Verilog HDL基礎(chǔ)知識(shí)（二）
  

  本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識(shí)，重點(diǎn)介紹賦值語句、阻塞與非阻塞、循環(huán)語句、同步與異步、函數(shù)與任務(wù)語法知識(shí)。

  FPGA技術(shù)實(shí)戰(zhàn)

  2486

  05/30 10:20

  verilog hdl
• Verilog HDL基礎(chǔ)知識(shí)（一）
  

  本文我們介紹Verilog HDL的基礎(chǔ)知識(shí)，重點(diǎn)對(duì)Verilog HDL的基本語法及其應(yīng)用要點(diǎn)進(jìn)行介紹。

  FPGA技術(shù)實(shí)戰(zhàn)

  3228

  05/27 15:10

  verilog hdl
• FPGA verilog HDL實(shí)現(xiàn)中值濾波
  

  今天給大俠簡單帶來FPGA verilog HDL實(shí)現(xiàn)中值濾波，話不多說，上貨。

  FPGA技術(shù)江湖

  1504

  05/08 11:30

  FPGA verilog hdl
• FPGA設(shè)計(jì)中 Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真
  

  今天給大俠帶來FPGA設(shè)計(jì)中用Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真，話不多說，上貨。

  FPGA技術(shù)江湖

  2829

  04/14 08:55

  圖像處理 verilog hdl
• 基于FPGA的電子計(jì)算器系統(tǒng)設(shè)計(jì)（附代碼）
  

  本篇介紹了一個(gè)簡單計(jì)算器的設(shè)計(jì)，基于 FPGA 硬件描述語言 Verilog HDL，系統(tǒng)設(shè)計(jì)由計(jì)算部分、顯示部分和輸入部分四個(gè)部分組成，計(jì)算以及存儲(chǔ)主要用狀態(tài)機(jī)來實(shí)現(xiàn)。顯示部分由六個(gè)七段譯碼管組成，分別來顯示輸入數(shù)字，輸入部分采用4*4矩陣鍵盤，由0-9一共十個(gè)數(shù)字按鍵，加減乘除四個(gè)運(yùn)算符按鍵，一個(gè)等號(hào)按鍵組成的。通過外部的按鍵可以完成加、減、乘、除四種功能運(yùn)算，其結(jié)構(gòu)簡單，易于實(shí)現(xiàn)。本篇為本人畢業(yè)設(shè)計(jì)部分整理，各位大俠可依據(jù)自己的需要進(jìn)行閱讀，參考學(xué)習(xí)。

  FPGA技術(shù)江湖

  8725

  2023/12/21

  FPGA verilog hdl
• FPGA系統(tǒng)設(shè)計(jì)原則和技巧之：FPGA系統(tǒng)設(shè)計(jì)的3個(gè)基本原則
  在FPGA設(shè)計(jì)領(lǐng)域，面積通常指的是FPGA的芯片資源，包括邏輯資源和I/O資源等。速度一般指的是FPGA工作的最高頻率。和DSP或者ARM芯片不同，F(xiàn)PGA設(shè)計(jì)的工作頻率不是固定的，而是和設(shè)計(jì)本身的延遲緊密相聯(lián)。

  華清遠(yuǎn)見

  2013/08/30

  verilog hdl FPGA系統(tǒng)設(shè)計(jì)
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：使用函數(shù)實(shí)現(xiàn)簡單的處理器
  本實(shí)例使用Verilog HDL設(shè)計(jì)一個(gè)簡單8位處理器，可以實(shí)現(xiàn)兩個(gè)8位操作數(shù)的4種操作。在設(shè)計(jì)過程中，使用了函數(shù)調(diào)用的設(shè)計(jì)方法。

  華清遠(yuǎn)見

  2013/08/26

  FPGA 處理器
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：自動(dòng)轉(zhuǎn)換量程頻率計(jì)控制器
  本實(shí)例使用Verilog HDL設(shè)計(jì)一個(gè)可自動(dòng)轉(zhuǎn)換量程的頻率計(jì)控制器。在設(shè)計(jì)過程中，使用了狀態(tài)機(jī)的設(shè)計(jì)方法，讀者可根據(jù)綜合實(shí)例6的流程將本實(shí)例的語言設(shè)計(jì)模塊添加到自己的工程中。

  華清遠(yuǎn)見

  2013/08/26

  FPGA verilog
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之： 典型實(shí)例-狀態(tài)機(jī)應(yīng)用
  狀態(tài)機(jī)設(shè)計(jì)是HDL設(shè)計(jì)里面的精華，幾乎所有的設(shè)計(jì)里面都或多或少地使用了狀態(tài)機(jī)的思想。狀態(tài)機(jī)，顧名思義，就是一系列狀態(tài)組成的一個(gè)循環(huán)機(jī)制，這樣的結(jié)構(gòu)使得編程人員能夠更好地使用HDL語言，同時(shí)具有特定風(fēng)格的狀態(tài)機(jī)也能提高程序的可讀性和調(diào)試性。

  華清遠(yuǎn)見

  1

  2013/08/26

  FPGA verilog
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之： 邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)風(fēng)格
  用always塊設(shè)計(jì)純組合邏輯電路時(shí)，在生成組合邏輯的always塊中，參與賦值的所有信號(hào)都必須有明確的值，即在賦值表達(dá)式右端參與賦值的信號(hào)都必需在always @(敏感電平列表)中列出。

  華清遠(yuǎn)見

  1

  2013/08/26

  FPGA verilog
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代碼風(fēng)格
  由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風(fēng)格的Verilog HDL 和VHDL的語法只是它們各自語言的一個(gè)子集。又由于HDL的可綜合性研究近年來非?；钴S，可綜合子集的國際標(biāo)準(zhǔn)目前尚未最后形成，因此各廠商的綜合器所支持的HDL子集也略有所不同。

  華清遠(yuǎn)見

  2013/08/23

  verilog verilog hdl
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：Verilog HDL高級(jí)語法結(jié)構(gòu)--函數(shù)
  函數(shù)的定義蘊(yùn)含聲明了與函數(shù)同名的、函數(shù)內(nèi)部的寄存器。如在函數(shù)的聲明語句中為缺省,則這個(gè)寄存器是一位的；否則是與函數(shù)定義中一致的寄存器。

  華清遠(yuǎn)見

  2013/08/23

  verilog verilog hdl
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之： Verilog HDL高級(jí)語法結(jié)構(gòu)—任務(wù)
  如果傳給任務(wù)的變量值和任務(wù)完成后接收結(jié)果的變量已定義，就可以用一條語句啟動(dòng)任務(wù)。任務(wù)完成以后控制就傳回啟動(dòng)過程。如任務(wù)內(nèi)部有定時(shí)控制，則啟動(dòng)的時(shí)間可以與控制返回的時(shí)間不同。

  華清遠(yuǎn)見

  2013/08/23

  verilog verilog hdl
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：task和function說明語句的區(qū)別
  task和function說明語句分別用來定義任務(wù)和函數(shù)。利用任務(wù)和函數(shù)可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試。輸入、輸出和總線信號(hào)的值可以傳入或傳出任務(wù)和函數(shù)。

  華清遠(yuǎn)見

  2013/08/23

  verilog verilog hdl
• verilog HDL基礎(chǔ)之：實(shí)例3 數(shù)字跑表
  本節(jié)通過Verilog HDL語言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百分之一秒的計(jì)時(shí)。數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來實(shí)現(xiàn)，本實(shí)例只給出數(shù)字跑表的實(shí)現(xiàn)過程。讀者還可以通過增加小時(shí)的計(jì)時(shí)功能，實(shí)現(xiàn)完整的跑表功能。

  華清遠(yuǎn)見

  1

  2013/08/21

  verilog 計(jì)數(shù)器
• Verilog HDL基礎(chǔ)之：時(shí)序邏輯電路
  在Verilog HDL語言中，時(shí)序邏輯電路使用always語句塊來實(shí)現(xiàn)。

  華清遠(yuǎn)見

  2013/08/21

  電路 verilog
• Verilog HDL基礎(chǔ)之：Verilog HDL語言簡介
  Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。

  華清遠(yuǎn)見

  2013/08/21

  verilog verilog hdl

正在努力加載...