SoC設(shè)計(jì)

• SOC設(shè)計(jì)的核心思想、優(yōu)勢(shì)以及跟系統(tǒng)級(jí)封裝的對(duì)比
  

  SoC（ on Chip）作為芯片設(shè)計(jì)的主流，已經(jīng)成為現(xiàn)代集成電路技術(shù)發(fā)展的核心。

  老虎說芯

  1056

  10/21 11:10

  SoC設(shè)計(jì) 系統(tǒng)級(jí)封裝
• 智權(quán)半導(dǎo)體/SmartDV力助高速發(fā)展的中國(guó)RISC-V CPU IP廠商走上高質(zhì)量發(fā)展之道
  進(jìn)入2024年，全球RISC-V社群在技術(shù)和應(yīng)用兩個(gè)方向上都在加快發(fā)展，中國(guó)國(guó)內(nèi)的RISC-V CPU IP提供商也在內(nèi)核性能和應(yīng)用擴(kuò)展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國(guó)峰會(huì)以及其他行業(yè)活動(dòng)和廠商活動(dòng)中，可以清楚地看到這一趨勢(shì)。作為全球領(lǐng)先的IP供應(yīng)商，SmartDV也從其中國(guó)的客戶和志趣相投的RISC-V CPU IP供應(yīng)商那里獲得了一些建議和垂詢，希望和我們建立伙伴關(guān)

  與非網(wǎng)編輯

  1268

  10/08 07:47

  RISC-V 加速器
• 芯原股份選用Arteris互連IP助力其高性能SoC設(shè)計(jì)
  Arteris FlexNoC 5互連IP的物理感知功能可增強(qiáng)時(shí)序收斂，緩解線路擁塞并減少設(shè)計(jì)迭代，從而實(shí)現(xiàn)更可靠的芯片設(shè)計(jì) 致力于加速片上系統(tǒng)（SoC）創(chuàng)建的領(lǐng)先系統(tǒng) IP 供應(yīng)商Arteris, Inc.（納斯達(dá)克股票代碼：AIP）今日宣布，一站式芯片定制服務(wù)和半導(dǎo)體IP授權(quán)服務(wù)提供商芯原微電子（上海）股份有限公司（芯原股份，688521.SH）已獲得Arteris FlexNoC 5互連IP

  與非網(wǎng)編輯

  1023

  09/10 07:49

  SoC 芯片設(shè)計(jì)
• 燦芯半導(dǎo)體推出高性能4.5Gbps/lane MIPI D-PHY IP
  一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司（燦芯股份，688691）宣布推出高性能4.5Gbps/lane MIPI D-PHY IP。該IP支持4條數(shù)據(jù)通道(lane)，每條通道的數(shù)據(jù)傳輸速率高達(dá)4.5Gbps, 總數(shù)據(jù)傳輸速率可達(dá)18Gbps，此解決方案可以滿足各種高速通信的需求。

  與非網(wǎng)編輯

  1309

  08/29 13:33

  數(shù)據(jù)傳輸 SoC設(shè)計(jì)
• Semidynamics公布其全新一體式AI IP的張量單元效率數(shù)據(jù)
  

  歐洲RISC-V定制內(nèi)核AI專家Semidynamics公布其運(yùn)行LlaMA-2 70億參數(shù)大語(yǔ)言模型 (LLM) 的‘一體式’ AI IP的張量單元效率數(shù)據(jù)。Semidynamics的CEO Roger Espasa解釋道：“傳統(tǒng)的人工智能設(shè)計(jì)使用三個(gè)獨(dú)立的計(jì)算元件：CPU、GPU（圖形處理器單元）和通過總線連接的NPU（神經(jīng)處理器單元）。這種傳統(tǒng)架構(gòu)需要DMA密集型編程，這種編程容易出錯(cuò)、速度

  與非網(wǎng)編輯

  1196

  07/04 08:30

  人工智能 RISC-V
• 簡(jiǎn)單了解SoC設(shè)計(jì)中的ECO
  

  在芯片設(shè)計(jì)中，ECO（Engineering Change Order，工程變更訂單）是一個(gè)關(guān)鍵的環(huán)節(jié)，用于在芯片設(shè)計(jì)后期對(duì)設(shè)計(jì)進(jìn)行必要的調(diào)整和優(yōu)化。ECO通常應(yīng)用于數(shù)字芯片的版圖設(shè)計(jì)，它是對(duì)設(shè)計(jì)的layout進(jìn)行局部的小范圍修改和重新布線的過程，而不影響設(shè)計(jì)的其他部分的布局布線。ECO的目的是為了節(jié)省時(shí)間和成本，特別是在芯片設(shè)計(jì)的后期階段，當(dāng)RTL（寄存器傳輸級(jí)）代碼凍結(jié)后，通過ECO來修正設(shè)計(jì)中的問題。

  快樂的芯片工程師

  7780

  07/04 08:50

  芯片設(shè)計(jì) SoC設(shè)計(jì)
• E/E架構(gòu)持續(xù)演進(jìn)，汽車計(jì)算SoC設(shè)計(jì)的“變與不變”
  

  自動(dòng)駕駛是智能網(wǎng)聯(lián)汽車發(fā)展的代表性成果之一，此外還包括智能座艙、車聯(lián)網(wǎng)等。綜合而言，智能網(wǎng)聯(lián)汽車是集環(huán)境感知、規(guī)劃決策、多等級(jí)輔助駕駛等功能于一體的綜合系統(tǒng)。

  TechSugar

  2092

  05/29 11:30

  電子電氣架構(gòu) SoC設(shè)計(jì)
• 新思科技收購(gòu)Intrinsic ID，持續(xù)拓展全球領(lǐng)先的半導(dǎo)體IP產(chǎn)品組合
  

  新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布完成對(duì)Intrinsic ID的收購(gòu)，后者是用于系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)中物理不可克隆功能（PUF）IP的領(lǐng)先提供商。此次收購(gòu)為新思科技全球領(lǐng)先的半導(dǎo)體IP產(chǎn)品組合增加了經(jīng)過生產(chǎn)驗(yàn)證的PUF IP，讓全球芯片開發(fā)者能夠利用每個(gè)硅片的固有特征生成一個(gè)獨(dú)特的片上標(biāo)識(shí)符以保護(hù)其SoC。與此同時(shí)，此次收購(gòu)也為新思科技帶來了Intr

  與非網(wǎng)編輯

  1491

  03/29 16:31

  存儲(chǔ)器 新思科技Synopsys
• SNUG World 2024：新思科技發(fā)布全新AI驅(qū)動(dòng)型EDA、IP和系統(tǒng)設(shè)計(jì)解決方案
  新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日在硅谷圣克拉拉會(huì)議中心隆重召開了年度“新思科技全球用戶大會(huì)（SNUG）”。新思科技全球總裁兼首席執(zhí)行官Sassine Ghazi發(fā)表了主題演講，深入探討了技術(shù)開發(fā)團(tuán)隊(duì)在萬物智能（Pervasive Intelligence）時(shí)代面臨的空前創(chuàng)新機(jī)遇和挑戰(zhàn)，并宣布推出全新EDA和IP，以從芯片到系統(tǒng)的全面解決方案賦能全球技術(shù)開發(fā)團(tuán)

  與非網(wǎng)編輯

  1638

  03/22 16:45

  FPGA 新思科技Synopsys
• Cadence 推出新版 Palladium Z2 應(yīng)用
  楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）近日宣布推出一套新的應(yīng)用，可顯著增強(qiáng)旗艦產(chǎn)品 Palladium? Z2 Enterprise Emulation System 的功能。這些針對(duì)特定領(lǐng)域的應(yīng)用可幫助客戶管理不斷增加的系統(tǒng)設(shè)計(jì)復(fù)雜性，提高系統(tǒng)級(jí)精度，并可加速低功耗驗(yàn)證，尤其適用于一些先進(jìn)的芯片領(lǐng)域，如人工智能和機(jī)器學(xué)習(xí)（AI/ML）、超大規(guī)模和移動(dòng)通信。 當(dāng)今的設(shè)計(jì)變得

  與非網(wǎng)編輯

  2405

  01/22 17:31

  機(jī)器學(xué)習(xí) cadence
• Chiplet可以讓SoC設(shè)計(jì)變得易如反掌嗎？
  

  理想情況下，chiplet可以像搭積木一樣組合成現(xiàn)成的產(chǎn)品，無需使用EDA工具。任何人只要能準(zhǔn)確說明自己想要什么，就能創(chuàng)建一個(gè)SiP實(shí)現(xiàn)方案，向更廣泛的設(shè)計(jì)人員開放芯片，并可能減少部分EDA和設(shè)計(jì)服務(wù)。但它真的會(huì)實(shí)現(xiàn)嗎？

  Astroys

  2653

  2023/11/10

  chiplet SoC設(shè)計(jì)
• Socionext著手研發(fā)基于3nm車載工藝的ADAS及自動(dòng)駕駛SoC
  SoC設(shè)計(jì)與應(yīng)用技術(shù)領(lǐng)導(dǎo)廠商Socionext Inc.（以下“Socionext”）宣布，目前已著手開發(fā)基于臺(tái)積電最新3nm車規(guī)工藝“N3A”的ADAS及自動(dòng)駕駛定制SoC（System-on-Chip）。該產(chǎn)品預(yù)計(jì)于2026年開始量產(chǎn)。 目前TSMC 3nm制程工藝已經(jīng)正式量產(chǎn)，相較于早前的工藝，3nm制程工藝在功耗、性能，以及面積（PPA）方面都有了顯著提升。目前的3nm N3E工藝與上一代

  與非網(wǎng)編輯

  1643

  2023/10/30

  自動(dòng)駕駛 ADAS
• Socionext宣布與Arm和臺(tái)積電合作開發(fā)2nm多核CPU芯片
  SoC設(shè)計(jì)與應(yīng)用技術(shù)領(lǐng)導(dǎo)廠商Socionext Inc.（以下“Socionext”）宣布，與Arm和臺(tái)積電共同合作開發(fā)一款低功耗32核CPU，該芯片基于Chiplet技術(shù)，采用臺(tái)積電2nm制程工藝，能為超大規(guī)模數(shù)據(jù)中心服務(wù)器、5/6G基礎(chǔ)設(shè)施、DPU以及邊緣網(wǎng)絡(luò)市場(chǎng)提供最大性能和最高效率。工程樣品預(yù)計(jì)于2025年上半年發(fā)布。 這款基于Chiplet技術(shù)的CPU采用Arm? Neoverse? 計(jì)

  與非網(wǎng)編輯

  976

  2023/10/25

  chiplet SoC設(shè)計(jì)
• “Arm 全面設(shè)計(jì)”借助生態(tài)系統(tǒng)之力，擁抱 Arm 定制芯片時(shí)代
  Arm 今日宣布推出“Arm? 全面設(shè)計(jì) (Arm Total Design)”生態(tài)系統(tǒng)，致力于流暢交付基于 Neoverse? 計(jì)算子系統(tǒng) (CSS) 的定制系統(tǒng)級(jí)芯片 (SoC)。Arm 全面設(shè)計(jì)匯集了專用集成電路 (ASIC) 設(shè)計(jì)公司、IP 供應(yīng)商、EDA 工具提供商、代工廠和固件開發(fā)者等行業(yè)領(lǐng)先企業(yè)，以加快并簡(jiǎn)化基于 Neoverse CSS 的系統(tǒng)開發(fā)。Arm 全面設(shè)計(jì)生態(tài)系統(tǒng)的合作伙

  與非網(wǎng)編輯

  2560

  2023/10/18

  Arm SoC設(shè)計(jì)
• 注冊(cè)資金80億元！Arm中國(guó)前高管創(chuàng)立國(guó)產(chǎn)服務(wù)器SoC設(shè)計(jì)公司！
  

  10月14日消息，繼今年2月，業(yè)內(nèi)傳聞稱Arm中國(guó)（安謀科技）對(duì)于SoC、HPC兩個(gè)團(tuán)隊(duì)裁員近100人之后，最新的消息顯示，不少員工在離職之后，已經(jīng)加入由多位前Arm中國(guó)高管創(chuàng)立的芯片設(shè)計(jì)公司——深圳博瑞晶芯科技有限公司（以下簡(jiǎn)稱“博瑞晶芯”）。

  芯智訊

  3461

  2023/10/16

  服務(wù)器 SoC設(shè)計(jì)
• 新思科技IP 組合在臺(tái)積公司3納米工藝上實(shí)現(xiàn)首次流片成功，加速先進(jìn)芯片設(shè)計(jì)
  新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布，基于臺(tái)積公司N3E工藝技術(shù)可提供廣泛的接口IP產(chǎn)品組合，成功引領(lǐng)了新一輪先進(jìn)芯片設(shè)計(jì)浪潮。新思科技的半導(dǎo)體IP在最通用的協(xié)議等多條產(chǎn)品線上實(shí)現(xiàn)了流片成功，能夠提供業(yè)界領(lǐng)先的功耗、性能、面積（PPA）和低延遲。新思科技面向臺(tái)積公司N3E工藝的IP為臺(tái)積公司N3P集成提供了一條快捷路徑，助力開發(fā)者加速開發(fā)人工智能（AI）、高性能計(jì)算（HPC）和移動(dòng)設(shè)計(jì)。

  美通社

  1526

  2023/08/07

  美通社 新思科技Synopsys
• Cadence 推出新一代可擴(kuò)展 Tensilica 處理器平臺(tái)，推動(dòng)邊緣普適智能取得新進(jìn)展
  

  楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）近日宣布推出 Cadence? Tensilica? Xtensa? LX8 處理器平臺(tái)，作為其業(yè)界卓越的 Xtensa LX 處理器系列第 8 代產(chǎn)品的基礎(chǔ)。Xtensa LX8 處理器提供了重要的新功能，旨在滿足基于處理器的 SoC 設(shè)計(jì)不斷高漲的系統(tǒng)級(jí)性能和 AI 需求，同時(shí)為客戶提供經(jīng)過能效優(yōu)化的 Tensilica IP 解決方案。這些性能增強(qiáng)順應(yīng)了汽車、消費(fèi)電子和深度嵌入式計(jì)算領(lǐng)域的邊緣普適智能不斷增長(zhǎng)的需求。新一代 Xtensa LX8 平臺(tái)為處理器和系統(tǒng)級(jí)設(shè)計(jì)創(chuàng)新提供基礎(chǔ)，包括新的 DSP、多處理器、互連和系統(tǒng)級(jí) IP 產(chǎn)品。

  與非網(wǎng)編輯

  2452

  2023/08/04

  ADAS 高級(jí)駕駛輔助系統(tǒng)
• 新思科技面向Intel 16制程工藝推出經(jīng)認(rèn)證EDA流程和高質(zhì)量IP
  新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布，其搭載了Synopsys.ai?全棧式AI驅(qū)動(dòng)型EDA解決方案的數(shù)字和定制設(shè)計(jì)流程已經(jīng)通過英特爾代工服務(wù)（IFS）的Intel 16制程工藝認(rèn)證，以助力簡(jiǎn)化功耗和空間受限型應(yīng)用的芯片設(shè)計(jì)工作。與同樣針對(duì)該制程工藝進(jìn)行優(yōu)化的高質(zhì)量新思科技基礎(chǔ) IP和接口IP結(jié)合使用，客戶能夠在先進(jìn)移動(dòng)、射頻、物聯(lián)網(wǎng)、消費(fèi)、存儲(chǔ)等領(lǐng)域成功實(shí)現(xiàn)甚至超越其設(shè)計(jì)目標(biāo)。

  美通社

  2124

  2023/07/28

  美通社 新思科技Synopsys
• 新思科技與三星擴(kuò)大IP合作，加速新興領(lǐng)域先進(jìn)SoC設(shè)計(jì)
  面向三星8LPU、SF5 (A)、SF4 (A)和SF3工藝的新思科技接口和基礎(chǔ)IP，加速先進(jìn)SoC設(shè)計(jì)的成功之路 新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）近日宣布，與三星晶圓廠（以下簡(jiǎn)稱為“三星”）簽訂合作升級(jí)協(xié)議，共同開發(fā)廣泛IP組合以降低汽車、移動(dòng)、高性能計(jì)算（HPC）和多裸晶芯片的設(shè)計(jì)風(fēng)險(xiǎn)并加速其流片成功。該協(xié)議拓展了雙方的合作范圍，面向三星8LPU、SF5、S

  與非網(wǎng)編輯

  1552

  2023/06/30

  三星電子 新思科技Synopsys
• Socionext推出全新60GHz超小型低功耗車載毫米波雷達(dá)
  

  SoC設(shè)計(jì)與應(yīng)用技術(shù)領(lǐng)導(dǎo)廠商Socionext Inc.（以下“Socionext”）宣布，推出SC1260系列60GHz車載毫米波雷達(dá)傳感器。該系列產(chǎn)品采用分時(shí)復(fù)用（TDM-MIMO）處理方式，帶有多個(gè)發(fā)射和接收天線，能精準(zhǔn)檢測(cè)汽車座艙內(nèi)乘員的位置和移動(dòng)。新產(chǎn)品預(yù)計(jì)于2023年6月起向客戶交付樣品和評(píng)估板，并于2024年第一季度量產(chǎn)出貨。 圖 : SC1260AR3 新型SC1260系列60GH

  與非網(wǎng)編輯

  1842

  2023/06/12

  SoC設(shè)計(jì) 雷達(dá)傳感器

正在努力加載...