SoC設計

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論
  • GPU領域再迎重大創(chuàng)新——全新Imagination DXTP GPU將功效提升20%
    功效比超高的DXTP GPU IP將為圖形計算與邊緣AI應用SoC的創(chuàng)新提供巨大的幫助 作者：北京華興萬邦管理咨詢有限公司 翔煜 商瑞 Imagination于不久前正式發(fā)布了DXTP GPU IP，這款新產品的亮點在于，在標準圖形工作負載下，其能效比（FPS/W）相比前代產品實現(xiàn)了高達20%的提升。作為GPU IP行業(yè)的領導者，截至2023年的公開數(shù)據(jù)顯示，搭載Imagination IP授權的
    GPU領域再迎重大創(chuàng)新——全新Imagination DXTP GPU將功效提升20%
  • SOC設計的核心思想、優(yōu)勢以及跟系統(tǒng)級封裝的對比
    SoC（ on Chip）作為芯片設計的主流，已經成為現(xiàn)代集成電路技術發(fā)展的核心。
    SOC設計的核心思想、優(yōu)勢以及跟系統(tǒng)級封裝的對比
  • 智權半導體/SmartDV力助高速發(fā)展的中國RISC-V CPU IP廠商走上高質量發(fā)展之道
    進入2024年，全球RISC-V社群在技術和應用兩個方向上都在加快發(fā)展，中國國內的RISC-V CPU IP提供商也在內核性能和應用擴展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國峰會以及其他行業(yè)活動和廠商活動中，可以清楚地看到這一趨勢。作為全球領先的IP供應商，SmartDV也從其中國的客戶和志趣相投的RISC-V CPU IP供應商那里獲得了一些建議和垂詢，希望和我們建立伙伴關
  • 芯原股份選用Arteris互連IP助力其高性能SoC設計
    Arteris FlexNoC 5互連IP的物理感知功能可增強時序收斂，緩解線路擁塞并減少設計迭代，從而實現(xiàn)更可靠的芯片設計 致力于加速片上系統(tǒng)（SoC）創(chuàng)建的領先系統(tǒng) IP 供應商Arteris, Inc.（納斯達克股票代碼：AIP）今日宣布，一站式芯片定制服務和半導體IP授權服務提供商芯原微電子（上海）股份有限公司（芯原股份，688521.SH）已獲得Arteris FlexNoC 5互連IP
  • 燦芯半導體推出高性能4.5Gbps/lane MIPI D-PHY IP
    一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司（燦芯股份，688691）宣布推出高性能4.5Gbps/lane MIPI D-PHY IP。該IP支持4條數(shù)據(jù)通道(lane)，每條通道的數(shù)據(jù)傳輸速率高達4.5Gbps, 總數(shù)據(jù)傳輸速率可達18Gbps，此解決方案可以滿足各種高速通信的需求。
  • 簡單了解SoC設計中的ECO
    在芯片設計中，ECO（Engineering Change Order，工程變更訂單）是一個關鍵的環(huán)節(jié)，用于在芯片設計后期對設計進行必要的調整和優(yōu)化。ECO通常應用于數(shù)字芯片的版圖設計，它是對設計的layout進行局部的小范圍修改和重新布線的過程，而不影響設計的其他部分的布局布線。ECO的目的是為了節(jié)省時間和成本，特別是在芯片設計的后期階段，當RTL（寄存器傳輸級）代碼凍結后，通過ECO來修正設計中的問題。
    簡單了解SoC設計中的ECO
  • Semidynamics公布其全新一體式AI IP的張量單元效率數(shù)據(jù)
    歐洲RISC-V定制內核AI專家Semidynamics公布其運行LlaMA-2 70億參數(shù)大語言模型 (LLM) 的‘一體式’ AI IP的張量單元效率數(shù)據(jù)。Semidynamics的CEO Roger Espasa解釋道：“傳統(tǒng)的人工智能設計使用三個獨立的計算元件：CPU、GPU（圖形處理器單元）和通過總線連接的NPU（神經處理器單元）。這種傳統(tǒng)架構需要DMA密集型編程，這種編程容易出錯、速度
    Semidynamics公布其全新一體式AI IP的張量單元效率數(shù)據(jù)
  • E/E架構持續(xù)演進，汽車計算SoC設計的“變與不變”
    自動駕駛是智能網(wǎng)聯(lián)汽車發(fā)展的代表性成果之一，此外還包括智能座艙、車聯(lián)網(wǎng)等。綜合而言，智能網(wǎng)聯(lián)汽車是集環(huán)境感知、規(guī)劃決策、多等級輔助駕駛等功能于一體的綜合系統(tǒng)。
    E/E架構持續(xù)演進，汽車計算SoC設計的“變與不變”
  • 新思科技收購Intrinsic ID，持續(xù)拓展全球領先的半導體IP產品組合
    新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布完成對Intrinsic ID的收購，后者是用于系統(tǒng)級芯片（SoC）設計中物理不可克隆功能（PUF）IP的領先提供商。此次收購為新思科技全球領先的半導體IP產品組合增加了經過生產驗證的PUF IP，讓全球芯片開發(fā)者能夠利用每個硅片的固有特征生成一個獨特的片上標識符以保護其SoC。與此同時，此次收購也為新思科技帶來了Intr
    新思科技收購Intrinsic ID，持續(xù)拓展全球領先的半導體IP產品組合
  • SNUG World 2024：新思科技發(fā)布全新AI驅動型EDA、IP和系統(tǒng)設計解決方案
    新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日在硅谷圣克拉拉會議中心隆重召開了年度“新思科技全球用戶大會（SNUG）”。新思科技全球總裁兼首席執(zhí)行官Sassine Ghazi發(fā)表了主題演講，深入探討了技術開發(fā)團隊在萬物智能（Pervasive Intelligence）時代面臨的空前創(chuàng)新機遇和挑戰(zhàn)，并宣布推出全新EDA和IP，以從芯片到系統(tǒng)的全面解決方案賦能全球技術開發(fā)團
  • Cadence 推出新版 Palladium Z2 應用
    楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出一套新的應用，可顯著增強旗艦產品 Palladium? Z2 Enterprise Emulation System 的功能。這些針對特定領域的應用可幫助客戶管理不斷增加的系統(tǒng)設計復雜性，提高系統(tǒng)級精度，并可加速低功耗驗證，尤其適用于一些先進的芯片領域，如人工智能和機器學習（AI/ML）、超大規(guī)模和移動通信。 當今的設計變得
  • Chiplet可以讓SoC設計變得易如反掌嗎？
    理想情況下，chiplet可以像搭積木一樣組合成現(xiàn)成的產品，無需使用EDA工具。任何人只要能準確說明自己想要什么，就能創(chuàng)建一個SiP實現(xiàn)方案，向更廣泛的設計人員開放芯片，并可能減少部分EDA和設計服務。但它真的會實現(xiàn)嗎？
    1760
    2023/11/10
    Chiplet可以讓SoC設計變得易如反掌嗎？
  • Socionext著手研發(fā)基于3nm車載工藝的ADAS及自動駕駛SoC
    SoC設計與應用技術領導廠商Socionext Inc.（以下“Socionext”）宣布，目前已著手開發(fā)基于臺積電最新3nm車規(guī)工藝“N3A”的ADAS及自動駕駛定制SoC（System-on-Chip）。該產品預計于2026年開始量產。 目前TSMC 3nm制程工藝已經正式量產，相較于早前的工藝，3nm制程工藝在功耗、性能，以及面積（PPA）方面都有了顯著提升。目前的3nm N3E工藝與上一代
  • Socionext宣布與Arm和臺積電合作開發(fā)2nm多核CPU芯片
    SoC設計與應用技術領導廠商Socionext Inc.（以下“Socionext”）宣布，與Arm和臺積電共同合作開發(fā)一款低功耗32核CPU，該芯片基于Chiplet技術，采用臺積電2nm制程工藝，能為超大規(guī)模數(shù)據(jù)中心服務器、5/6G基礎設施、DPU以及邊緣網(wǎng)絡市場提供最大性能和最高效率。工程樣品預計于2025年上半年發(fā)布。 這款基于Chiplet技術的CPU采用Arm? Neoverse? 計
  • “Arm 全面設計”借助生態(tài)系統(tǒng)之力，擁抱 Arm 定制芯片時代
    Arm 今日宣布推出“Arm? 全面設計 (Arm Total Design)”生態(tài)系統(tǒng)，致力于流暢交付基于 Neoverse? 計算子系統(tǒng) (CSS) 的定制系統(tǒng)級芯片 (SoC)。Arm 全面設計匯集了專用集成電路 (ASIC) 設計公司、IP 供應商、EDA 工具提供商、代工廠和固件開發(fā)者等行業(yè)領先企業(yè)，以加快并簡化基于 Neoverse CSS 的系統(tǒng)開發(fā)。Arm 全面設計生態(tài)系統(tǒng)的合作伙
  • 注冊資金80億元！Arm中國前高管創(chuàng)立國產服務器SoC設計公司！
    10月14日消息，繼今年2月，業(yè)內傳聞稱Arm中國（安謀科技）對于SoC、HPC兩個團隊裁員近100人之后，最新的消息顯示，不少員工在離職之后，已經加入由多位前Arm中國高管創(chuàng)立的芯片設計公司——深圳博瑞晶芯科技有限公司（以下簡稱“博瑞晶芯”）。
    注冊資金80億元！Arm中國前高管創(chuàng)立國產服務器SoC設計公司！
  • 新思科技IP 組合在臺積公司3納米工藝上實現(xiàn)首次流片成功，加速先進芯片設計
    新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，基于臺積公司N3E工藝技術可提供廣泛的接口IP產品組合，成功引領了新一輪先進芯片設計浪潮。新思科技的半導體IP在最通用的協(xié)議等多條產品線上實現(xiàn)了流片成功，能夠提供業(yè)界領先的功耗、性能、面積（PPA）和低延遲。新思科技面向臺積公司N3E工藝的IP為臺積公司N3P集成提供了一條快捷路徑，助力開發(fā)者加速開發(fā)人工智能（AI）、高性能計算（HPC）和移動設計。
  • Cadence 推出新一代可擴展 Tensilica 處理器平臺，推動邊緣普適智能取得新進展
    楷登電子（美國 Cadence 公司，NASDAQ：CDNS）近日宣布推出 Cadence? Tensilica? Xtensa? LX8 處理器平臺，作為其業(yè)界卓越的 Xtensa LX 處理器系列第 8 代產品的基礎。Xtensa LX8 處理器提供了重要的新功能，旨在滿足基于處理器的 SoC 設計不斷高漲的系統(tǒng)級性能和 AI 需求，同時為客戶提供經過能效優(yōu)化的 Tensilica IP 解決方案。這些性能增強順應了汽車、消費電子和深度嵌入式計算領域的邊緣普適智能不斷增長的需求。新一代 Xtensa LX8 平臺為處理器和系統(tǒng)級設計創(chuàng)新提供基礎，包括新的 DSP、多處理器、互連和系統(tǒng)級 IP 產品。
    Cadence 推出新一代可擴展 Tensilica 處理器平臺，推動邊緣普適智能取得新進展
  • 新思科技面向Intel 16制程工藝推出經認證EDA流程和高質量IP
    新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，其搭載了Synopsys.ai?全棧式AI驅動型EDA解決方案的數(shù)字和定制設計流程已經通過英特爾代工服務（IFS）的Intel 16制程工藝認證，以助力簡化功耗和空間受限型應用的芯片設計工作。與同樣針對該制程工藝進行優(yōu)化的高質量新思科技基礎 IP和接口IP結合使用，客戶能夠在先進移動、射頻、物聯(lián)網(wǎng)、消費、存儲等領域成功實現(xiàn)甚至超越其設計目標。
  • 新思科技與三星擴大IP合作，加速新興領域先進SoC設計
    面向三星8LPU、SF5 (A)、SF4 (A)和SF3工藝的新思科技接口和基礎IP，加速先進SoC設計的成功之路 新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，與三星晶圓廠（以下簡稱為“三星”）簽訂合作升級協(xié)議，共同開發(fā)廣泛IP組合以降低汽車、移動、高性能計算（HPC）和多裸晶芯片的設計風險并加速其流片成功。該協(xié)議拓展了雙方的合作范圍，面向三星8LPU、SF5、S

正在努力加載...