加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長(zhǎng)期合作伙伴
立即加入

PCIE

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

PCI-Express(peripheral component interconnect express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),它原來的名稱為“3GIO”,是由英特爾在2001年提出的,旨在替代舊的PCI,PCI-X和AGP總線標(biāo)準(zhǔn)。PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸,所連接的設(shè)備分配獨(dú)享通道帶寬,不共享總線帶寬,主要支持主動(dòng)電源管理,錯(cuò)誤報(bào)告,端對(duì)端的可靠性傳輸,熱插拔以及服務(wù)質(zhì)量(QOS)等功能。PCIe交由PCI-SIG(PCI特殊興趣組織)認(rèn)證發(fā)布后才改名為“PCI-Express”,簡(jiǎn)稱“PCI-e”。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高,而且還有相當(dāng)大的發(fā)展?jié)摿?。PCI Express也有多種規(guī)格,從PCI Express x1到PCI Express x32,能滿足將來一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。PCI-Express的接口是PCIe 3.0接口

PCI-Express(peripheral component interconnect express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),它原來的名稱為“3GIO”,是由英特爾在2001年提出的,旨在替代舊的PCI,PCI-X和AGP總線標(biāo)準(zhǔn)。PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸,所連接的設(shè)備分配獨(dú)享通道帶寬,不共享總線帶寬,主要支持主動(dòng)電源管理,錯(cuò)誤報(bào)告,端對(duì)端的可靠性傳輸,熱插拔以及服務(wù)質(zhì)量(QOS)等功能。PCIe交由PCI-SIG(PCI特殊興趣組織)認(rèn)證發(fā)布后才改名為“PCI-Express”,簡(jiǎn)稱“PCI-e”。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高,而且還有相當(dāng)大的發(fā)展?jié)摿ΑCI Express也有多種規(guī)格,從PCI Express x1到PCI Express x32,能滿足將來一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。PCI-Express的接口是PCIe 3.0接口收起

查看更多
  • Xilinx PCIe高速接口入門實(shí)戰(zhàn)(二)
    Xilinx PCIe高速接口入門實(shí)戰(zhàn)(二)
    本文詳細(xì)介紹7 Series Intergrated Block for PCI ExpressPCIe硬核IP接口功能描述及PCIe配置空間相關(guān)內(nèi)容。
  • Xilinx PCIe高速接口入門實(shí)戰(zhàn)(一)
    Xilinx PCIe高速接口入門實(shí)戰(zhàn)(一)
    本文對(duì)Xilinx 7 Series Intergrated Block for PCI Express PCIe硬核IP進(jìn)行簡(jiǎn)要介紹,主要包括7系列FPGA PCIe硬核資源支持、三IP硬核差異、PCIe硬核資源利用等相關(guān)內(nèi)容。
  • 為什么大廠不愿意使用英偉達(dá)的NVLink?
    為什么大廠不愿意使用英偉達(dá)的NVLink?
    在當(dāng)前的GPU和加速計(jì)算領(lǐng)域,英偉達(dá)(NVIDIA)無疑是領(lǐng)先的技術(shù)提供者,其開發(fā)的NVLink技術(shù)是一項(xiàng)革命性的高速互連技術(shù),旨在加速GPU之間以及GPU與主機(jī)CPU之間的通信。然而,盡管NVLink技術(shù)具有顯著的優(yōu)勢(shì),許多大廠仍然選擇不采用這一技術(shù),而是使用其他技術(shù)或開發(fā)自己的互連方案。那么,是什么原因使得這些廠商在選擇互連技術(shù)時(shí)對(duì)NVLink保持謹(jǐn)慎?我們將從多個(gè)角度進(jìn)行詳細(xì)分析。
  • PCIe 7.0 互連— PCIe的盡頭會(huì)是光嗎?
    PCIe 7.0 互連— PCIe的盡頭會(huì)是光嗎?
    伴隨大語言模型和相關(guān)訓(xùn)練系統(tǒng)迅猛增長(zhǎng)、對(duì)非結(jié)構(gòu)化數(shù)據(jù)處理的需求急劇上升,市場(chǎng)對(duì)算力的需求也是呈指數(shù)級(jí)增加。PCIe作為計(jì)算機(jī)和服務(wù)器中使用廣泛的高速數(shù)據(jù)傳輸技術(shù)發(fā)展迅猛,今年4月份PCI-SIG已經(jīng)批準(zhǔn) Draft 0.5版基礎(chǔ)規(guī)范,目前0.7版本基礎(chǔ)規(guī)范正在審核中,預(yù)計(jì)2025年敲定最終發(fā)行版本。
  • PCIE工程bd上ddr3和xdma ip核通過axi connect.互聯(lián),數(shù)據(jù)怎么交互?
    PCIE工程bd上ddr3和xdma ip核通過axi connect.互聯(lián),數(shù)據(jù)怎么交互?
    今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集(二十八),以后還會(huì)多推出本系列,話不多說,上貨。Q:有個(gè)pcie工程,bd上有ddr3和xdma ip核。通過axi connect.互聯(lián)。數(shù)據(jù)怎么交互?
  • Xilinx 7系列FPGA PCI Express IP核簡(jiǎn)介
    Xilinx 7系列FPGA PCI Express IP核簡(jiǎn)介
    Xilinx?7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及一些特性。
  • 萬億參數(shù)模型的數(shù)據(jù)遷移挑戰(zhàn)巨大,PCIe7.0如何提升AI芯片帶寬?
    萬億參數(shù)模型的數(shù)據(jù)遷移挑戰(zhàn)巨大,PCIe7.0如何提升AI芯片帶寬?
    有關(guān)人工智能(AI)快速發(fā)展的新聞報(bào)道層出不窮,與此同時(shí),對(duì)先進(jìn)、高效的硬件基礎(chǔ)結(jié)構(gòu)的需求也變得愈加迫切。大語言模型(LLM)越來越復(fù)雜,所需參數(shù)量每四到六個(gè)月就會(huì)翻一番。事實(shí)上,GPT-4的參數(shù)量超過一萬億!這個(gè)數(shù)字看似很直白,但其所對(duì)應(yīng)的數(shù)據(jù)量龐大到令人咋舌──2萬億字節(jié)就相當(dāng)于200,000張高分辨率照片或500,000個(gè)文檔。要想高效且穩(wěn)定地遷移如此龐大的數(shù)據(jù)集,就必須依賴于高可靠性、高帶寬的互連技術(shù)。
    1184
    10/18 10:51
  • PCI Express發(fā)射器一致性/調(diào)試解決方案
    PCI Express發(fā)射器一致性/調(diào)試解決方案
    PCI-SIG 6.0規(guī)范引入了PAM4信號(hào),旨在在保持NRZ信號(hào)向后兼容的同時(shí)實(shí)現(xiàn)64GT/s。多級(jí)(PAM4)方法為采用者和驗(yàn)證團(tuán)隊(duì)帶來了新的信號(hào)完整性挑戰(zhàn)。Tektronix的PCI Express 6.0軟件通過自動(dòng)化測(cè)試來減少這種新復(fù)雜性,確保測(cè)量的準(zhǔn)確性和可重復(fù)性。 Tektronix的PCE6 (Gen6)選項(xiàng)、PCE5 (Gen5)選項(xiàng)、PCE4 (Gen4)選項(xiàng)和PCE3 (Ge
  • 用于大型國際項(xiàng)目中微子識(shí)別的Spectrum高速數(shù)字化儀
    用于大型國際項(xiàng)目中微子識(shí)別的Spectrum高速數(shù)字化儀
    此前人們認(rèn)為中微子粒子是沒有質(zhì)量的。直到近些年,人們才意識(shí)到中微子粒子質(zhì)量很小,并能在三種不同“味道”之間相互切換。這些被稱為“幽靈粒子”的中微子粒子通常能夠穿過大多數(shù)普通物質(zhì)而不被檢測(cè)到,因此人們常常需要借助專業(yè)的探測(cè)器對(duì)其進(jìn)行研究。最新的中微子實(shí)驗(yàn)裝置JUNO位于中國江門地下750米處,是由來自全球17個(gè)國家74所大學(xué)和國家實(shí)驗(yàn)室的730名科學(xué)家合作完成,耗資4億歐元。Spectrum儀器的高
  • Microchip推出高性能第五代PCIe?固態(tài)硬盤控制器系列
    Microchip推出高性能第五代PCIe?固態(tài)硬盤控制器系列
    Flashtec? NVMe? 5016 控制器經(jīng)過優(yōu)化,可管理不斷增長(zhǎng)的企業(yè)和數(shù)據(jù)中心工作負(fù)載 人工智能(AI)的蓬勃發(fā)展和云服務(wù)的快速普及正推動(dòng)對(duì)更強(qiáng)大、更高效和更高可靠性的數(shù)據(jù)中心的需求。為滿足日益增長(zhǎng)的市場(chǎng)需求,Microchip Technology(微芯科技公司)推出Flashtec? NVMe? 5016固態(tài)硬盤 (SSD) 控制器。這款16通道第五代PCIe? NVM Expres
  • 是德科技推出 System Designer 和 Chiplet PHY Designer
    是德科技推出 System Designer 和 Chiplet PHY Designer
    是德科技(Keysight Technologies, Inc.)宣布推出 System Designer for PCIe?,這是其先進(jìn)設(shè)計(jì)系統(tǒng) (ADS)軟件套件中的一款新產(chǎn)品,支持基于行業(yè)標(biāo)準(zhǔn)的仿真工作流程,可用于仿真高速、高頻的數(shù)字設(shè)計(jì)。System Designer for PCIe 是一種智能的設(shè)計(jì)環(huán)境,用于對(duì)最新的 PCIe Gen5 和 Gen6 系統(tǒng)進(jìn)行建模和仿真。是德科技還在改
  • 東芝推出支持PCIe?5.0和USB4?等高速差分信號(hào)的2:1多路復(fù)用器/1:2解復(fù)用器開關(guān)
    東芝推出支持PCIe?5.0和USB4?等高速差分信號(hào)的2:1多路復(fù)用器/1:2解復(fù)用器開關(guān)
    東芝電子元件及存儲(chǔ)裝置株式會(huì)社(“東芝”)宣布,推出最新多路復(fù)用器/解復(fù)用器(Mux/De-Mux)開關(guān)“TDS4A212MX”和“TDS4B212MX”多路復(fù)用器/解復(fù)用器(Mux/De-Mux)開關(guān)。該新產(chǎn)品可用作2輸入1輸出Mux開關(guān)和1輸入2輸出De-Mux開關(guān),適用于PC、服務(wù)器設(shè)備、移動(dòng)設(shè)備等的PCIe?5.0、USB4?和USB4?Ver.2等高速差分信號(hào)應(yīng)用。 新產(chǎn)品采用東芝專有的
  • AMEYA360:廣和通發(fā)布Wi-Fi 7模組WN372-GL
    2024世界移動(dòng)通信大會(huì)·上海(MWCS 2024)期間,廣和通發(fā)布Wi-Fi能力高達(dá)BE7200的Wi-Fi 7模組WN372-GL,助力終端客戶以更優(yōu)成本、更高效率快速落地FWA整體解決方案。 WN372-GL兼容IEEE 802.11a/b/g/n/ac/ax/be協(xié)議,基于MediaTek Filogic 660 Wi-Fi 7芯片組,支持Wi-Fi 7的160MHz 超高帶寬、4096Q
    735
    07/01 16:06
  • 后摩智能推出邊端大模型AI芯片M30,賦能多場(chǎng)景智能化
    后摩智能推出邊端大模型AI芯片M30,賦能多場(chǎng)景智能化
    近日,后摩智能推出基于存算一體架構(gòu)的邊端大模型AI芯片——后摩漫界??M30,最高算力100TOPS,典型功耗12W。為了進(jìn)一步提升部署的便捷性,后摩智能同步推出了基于M30芯片的智算模組(SoM)和力謀??AI加速卡。 隨著AI大模型部署需求從云端迅速向端側(cè)和邊緣側(cè)設(shè)備遷移,AI芯片的性能、功耗和響應(yīng)速度面臨前所未有的挑戰(zhàn)。后摩漫界??M30芯片兼具高性能與低功耗特性,可滿足邊端側(cè)大模型部署對(duì)高
  • 新思科技推出業(yè)界首款PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數(shù)領(lǐng)域的芯片設(shè)計(jì)
    新思科技(Synopsys, Inc.,納斯達(dá)克股票代碼:SNPS)近日宣布,推出業(yè)界首款完整的PCIe 7.0 IP解決方案,包括控制器、IDE安全模塊、PHY和驗(yàn)證IP。該解決方案可以助力芯片制造商滿足計(jì)算密集型AI工作負(fù)載在傳輸海量數(shù)據(jù)時(shí)對(duì)帶寬和延遲的嚴(yán)苛要求,同時(shí)支持廣泛的生態(tài)系統(tǒng)互操作性。大型語言模型對(duì)算力的需求正在以驚人的速度增長(zhǎng),數(shù)據(jù)中心需要盡可能快速且可靠地處理數(shù)以萬億計(jì)的參數(shù)。新
  • Samtec技術(shù)前沿 | 高達(dá)128 GT/s :全新概念驗(yàn)證型高速電纜解決方案性能
    Samtec技術(shù)前沿 | 高達(dá)128 GT/s :全新概念驗(yàn)證型高速電纜解決方案性能
    【摘要/前言】 即將發(fā)布的PCIe? 7.0 規(guī)范旨在實(shí)現(xiàn)128 GT/s的數(shù)據(jù)傳輸速率。它延續(xù)了PCIe 每一代產(chǎn)品速度翻番的趨勢(shì)。根據(jù)?PCI-SIG的說法,"PCIe 7.0 技術(shù)的目標(biāo)是為人工智能/機(jī)器學(xué)習(xí)、數(shù)據(jù)中心、高性能計(jì)算、汽車和物聯(lián)網(wǎng)等數(shù)據(jù)密集型市場(chǎng)提供可擴(kuò)展的互連解決方案" PCIe 7.0目標(biāo)是于2025年發(fā)布,可能要到2027年才會(huì)出現(xiàn)在設(shè)備中。 不過,在丹佛舉行的SC 23
    1060
    06/12 14:56
  • 數(shù)據(jù)采集與控制 > PCIe采集卡 > PCIe8533B
    數(shù)據(jù)采集與控制 > PCIe采集卡 > PCIe8533B
    是一種基于PCIe總線的同步采集卡。該板卡提供4路單端模擬量輸入,12位ADC采樣精度,轉(zhuǎn)換速率高達(dá)80MS/s。 PCIe-8533B/8543B是4通道12位80/40MS/s采樣數(shù)字化儀,專為輸入信號(hào)高達(dá)40/20M的高頻 和高動(dòng)態(tài)范圍的信號(hào)而設(shè)計(jì)。模擬輸入范圍可以通過軟件編程設(shè)置為±1V或者±5V。配備了容量高 達(dá)256MB的DDR3 SDRAM存儲(chǔ)器。 PCIe-8533B/8543B配
  • PCI-E TLP(處理層協(xié)議)學(xué)習(xí)經(jīng)驗(yàn)分享 III
    PCI-E TLP(處理層協(xié)議)學(xué)習(xí)經(jīng)驗(yàn)分享 III
    今天給大俠帶來PCI-Express transaction Layer specification(處理層協(xié)議),本次PCIE TLP 學(xué)習(xí)經(jīng)驗(yàn)分享分為三篇,今天帶來第三篇,也就是最后一篇,請(qǐng)求和應(yīng)答處理機(jī)制(Request Handling Rules、Completion Handling)、virtual channel(vc)Mechanism虛擬通道機(jī)制(TC/VC映射、Flow Control)、Data Integrity數(shù)據(jù)完整性等內(nèi)容,話不多說,上貨。
  • PCI-E TLP(處理層協(xié)議)學(xué)習(xí)經(jīng)驗(yàn)分享 II
    PCI-E TLP(處理層協(xié)議)學(xué)習(xí)經(jīng)驗(yàn)分享 II
    今天給大俠帶來PCI-Express transaction Layer specification(處理層協(xié)議),本次PCIE TLP 學(xué)習(xí)經(jīng)驗(yàn)分享分為三篇,今天帶來第二篇,
  • 【技術(shù)分享】使用PCIe EtherCAT通訊卡控制IO從站step by step(一)
    【技術(shù)分享】使用PCIe EtherCAT通訊卡控制IO從站step by step(一)
    EtherCAT是一種高效且常用的工業(yè)通訊協(xié)議。本系列文章將帶領(lǐng)您使用ZLG致遠(yuǎn)電子的PCIe EtherCAT通訊卡,一步步實(shí)現(xiàn)從搭建編譯環(huán)境到程序運(yùn)行。

正在努力加載...