加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入

D觸發(fā)器

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

D觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。因此,D觸發(fā)器在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài),即"0"和"1",在一定的外界信號作用下,可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。D觸發(fā)器有集成觸發(fā)器和門電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種,前者在CP(時(shí)鐘脈沖)=1時(shí)即可觸發(fā),后者多在CP的前沿(正跳變0→1)觸發(fā)。D觸發(fā)器的次態(tài)取決于觸發(fā)前D端的狀態(tài),即次態(tài)=D。因此,它具有置0、置1兩種功能。對于邊沿D觸發(fā)器,由于在CP=1期間電路具有維持阻塞作用,所以在CP=1期間,D端的數(shù)據(jù)狀態(tài)變化,不會影響觸發(fā)器的輸出狀態(tài)。D觸發(fā)器應(yīng)用很廣,可用做數(shù)字信號的寄存,移位寄存,分頻和波形發(fā)生器等等。

D觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。因此,D觸發(fā)器在數(shù)字系統(tǒng)和計(jì)算機(jī)中有著廣泛的應(yīng)用。觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài),即"0"和"1",在一定的外界信號作用下,可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)。D觸發(fā)器有集成觸發(fā)器和門電路組成的觸發(fā)器。觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種,前者在CP(時(shí)鐘脈沖)=1時(shí)即可觸發(fā),后者多在CP的前沿(正跳變0→1)觸發(fā)。D觸發(fā)器的次態(tài)取決于觸發(fā)前D端的狀態(tài),即次態(tài)=D。因此,它具有置0、置1兩種功能。對于邊沿D觸發(fā)器,由于在CP=1期間電路具有維持阻塞作用,所以在CP=1期間,D端的數(shù)據(jù)狀態(tài)變化,不會影響觸發(fā)器的輸出狀態(tài)。D觸發(fā)器應(yīng)用很廣,可用做數(shù)字信號的寄存,移位寄存,分頻和波形發(fā)生器等等。收起

查看更多

設(shè)計(jì)資料

查看更多
  • Verilog HDL基礎(chǔ)之:時(shí)序邏輯電路
    在Verilog HDL語言中,時(shí)序邏輯電路使用always語句塊來實(shí)現(xiàn)。
  • d觸發(fā)器真值表
    SD和RD接至基本RS觸發(fā)器的輸入端,它們分別是預(yù)置和清零端,低電平有效。當(dāng)SD=1且RD=0時(shí),不論輸入端D為何種狀態(tài),都會使Q=0,Q非=1,即觸發(fā)器置0;當(dāng)SD=0且RD=1(SD的非為1,RD的非為0)時(shí),Q=1,Q非=0,觸發(fā)器置1,SD和RD通常又稱為直接置1和置0端。我們設(shè)它們均已加入了高電平,不影響電路的工作。
  • d觸發(fā)器的邏輯功能
    D觸發(fā)器的觸發(fā)方式有電平觸發(fā)和邊沿觸發(fā)兩種,前者在CP(時(shí)鐘脈沖)=1時(shí)即可觸發(fā),后者多在CP的前沿觸發(fā)。D觸發(fā)器的次態(tài)取決于觸發(fā)前D端的狀態(tài),即次態(tài)=D,它具有置0、置1兩種功能。
    3176
    2021/07/08
  • d觸發(fā)器的作用
    D觸發(fā)器是存儲器件,起到暫存數(shù)據(jù)的作用。
    1107
    2021/05/12
  • d觸發(fā)器的工作原理
    SD和RD接至基本RS觸發(fā)器的輸入端,它們分別是預(yù)置和清零端,低電平有效。當(dāng)SD=1且RD=0時(shí),不論輸入端D為何種狀態(tài),都會使Q=0,Q非=1,即觸發(fā)器置0。