掃碼關(guān)注
電子硬件助手
元器件查詢
掃碼加入
1課時(shí)
芯片版圖設(shè)計(jì)基礎(chǔ)系列課預(yù)備課程
1課時(shí)
卷積運(yùn)算的循環(huán)順序修改與乘加器陣列映射——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十五）
1課時(shí)
定點(diǎn)數(shù)運(yùn)算與權(quán)重在內(nèi)存中的排布方式——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十四）
1課時(shí)
通用池化運(yùn)算單元架構(gòu)設(shè)計(jì)與工程實(shí)現(xiàn)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十三）
1課時(shí)
特征的內(nèi)存映射方式、通用池化運(yùn)算單元的功能需求與架構(gòu)設(shè)計(jì)
1課時(shí)
加速器中的訪存模塊與內(nèi)部總線的原理（下）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十一）
1課時(shí)
加速器中的訪存模塊與內(nèi)部總線原理（上）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（十）
1課時(shí)
DMA的工作原理與基于AXI-HP總線的DMA模塊設(shè)計(jì)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（九）
1課時(shí)
AXI4-HP總線（二）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（八）
1課時(shí)
RS485協(xié)議與基于FIFO收發(fā)的數(shù)據(jù)通路設(shè)計(jì)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（七）
1課時(shí)
AXI-lite協(xié)議細(xì)講、寄存器訪問的通路設(shè)計(jì)與GPIO——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（六）
1課時(shí)
上板實(shí)驗(yàn)、AXI-lite從設(shè)備與波形抓取、搭建仿真環(huán)境——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（五）
1課時(shí)
AXI4-lite協(xié)議解讀，IP封裝與總線掛載——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（四）
1課時(shí)
由SRAM到DRAM——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（三）
1課時(shí)
雙端口RAM時(shí)序、利用雙端口RAM的模塊設(shè)計(jì)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（二）
1課時(shí)
Verilog與數(shù)字邏輯、FPGA內(nèi)部結(jié)構(gòu)、初識BRAM——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)（一）
19課時(shí)
深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計(jì)
5課時(shí)
SOC芯片技術(shù)發(fā)展及人才需求
? 2010 - 2024 蘇州靈動幀格網(wǎng)絡(luò)科技有限公司 版權(quán)所有
ICP經(jīng)營許可證 蘇B2-20140176 | 蘇ICP備14012660號-6 | 蘇公網(wǎng)安備 32059002001874號
掃碼關(guān)注
掃碼加入
電子硬件助手
元器件查詢
