制程工藝

本項目專注于晶圓光刻過程的仿真，采用先進(jìn)的機(jī)器人技術(shù)和自動化手段，提高精度、一致性和效率。該系統(tǒng)包括一個帶有抓手的機(jī)械臂以及四個關(guān)鍵設(shè)備：加熱板、旋涂機(jī)、晶圓清洗機(jī)和無掩模直接寫入對準(zhǔn)儀（MLA150），這些設(shè)備都集成在一個中央工作區(qū)周圍。我們使用西門子Tecnomatix Process Simulate提供的詳細(xì)3D仿真環(huán)境來建模和優(yōu)化制造過程。仿真涵蓋了17個相互連接的步驟，每個步驟都由可編程邏輯控制器（PLC）控制，確保操作無縫進(jìn)行并保持高生產(chǎn)質(zhì)量。該方法旨在減少人力資源，降低生產(chǎn)風(fēng)險，并確保在制造約瑟夫森參量放大器（JPA）時達(dá)到最高質(zhì)量和可靠性標(biāo)準(zhǔn)。該項目強(qiáng)調(diào)了數(shù)字化制造解決方案在現(xiàn)代光刻中的潛力，為未來的應(yīng)用提供了一個可擴(kuò)展且高效的模型。

4月下旬，臺積電發(fā)布了一種新版本4nm制程工藝——N4C，計劃在2025年上線量產(chǎn)。這款工藝產(chǎn)品的核心價值是降低了成本。雖然臺積電的大部分精力都集中在其領(lǐng)先的制程節(jié)點上，如N3E和N2，但在未來幾年，大量芯片仍將繼續(xù)使用5nm和4nm制程。N4C屬于該公司5nm制程系列，為了進(jìn)一步降低制造成本，N4C進(jìn)行了一些修改，包括重新構(gòu)建其標(biāo)準(zhǔn)單元和SRAM，更改一些設(shè)計規(guī)則，以及減少掩膜層數(shù)量。通過以上改進(jìn)措施，N4C能實現(xiàn)更小的芯片尺寸并降低生產(chǎn)復(fù)雜性，從而將芯片成本降低8.5%左右。

如今，芯片制造技術(shù)的競爭愈發(fā)激烈。臺積電與英特爾這兩大巨頭在2nm到1nm制程領(lǐng)域競相推出更先進(jìn)的制程工藝，力圖搶占市場先機(jī)。

7月27日，英特爾召開制程工藝和封裝技術(shù)線上發(fā)布會。會上，英特爾CEO帕特·基辛格表示，英特爾正在通過半導(dǎo)體制程工藝和封裝技術(shù)來實現(xiàn)技術(shù)的創(chuàng)新，并公布有史以來最詳細(xì)的制程工藝和封裝技術(shù)發(fā)展路線。

重重壓力之下，英特爾迫切需要打開局面。