基于STM32與FPGA的DDS信號發(fā)生器電路設(shè)計(jì)資料

DDS信號發(fā)生器采用直接數(shù)字頻率合成(Direct Digital Synthesis，簡稱DDS)技術(shù)，把信號發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平，并且可以在很寬的頻率范圍內(nèi)進(jìn)行精細(xì)的頻率調(diào)節(jié)。通常我們在設(shè)計(jì)的時(shí)候，需要FPGA配上MCU進(jìn)行工程，F(xiàn)PGA負(fù)責(zé)數(shù)據(jù)處理，MCU負(fù)責(zé)通信等。

本DDS信號發(fā)生器電路框圖設(shè)計(jì)如下：

系統(tǒng)使用的芯片包含了：STM32F103、X3C250E、AD978、IS62LV128等。

DDS信號發(fā)生器電路圖如下：

附件中包含了DDS信號發(fā)生器電路原理圖 pdf版本，stm32以及FPGA代碼，上位機(jī)安裝說明等。