926
數(shù)字化轉(zhuǎn)型、AI和各行各業(yè)的上云需求，都在推動數(shù)據(jù)中心領域的蓬勃創(chuàng)新和發(fā)展。IDC數(shù)據(jù)顯示，2021年上半年，中國大數(shù)據(jù)平臺的整體市場規(guī)模達到54.2億元，同比增長43.5%。海量的數(shù)據(jù)推動下，數(shù)據(jù)中心對更高速率網(wǎng)絡協(xié)議的需求在升級，這些協(xié)議的速率大約每兩年翻一倍，這給服務器和網(wǎng)絡設備中的PCIe互聯(lián)帶來瓶頸。
著眼未來的數(shù)據(jù)密集型應用，PCIe 6.0規(guī)范在2022年1月正式發(fā)布，專為滿足人工智能/機器學習、高性能計算、云計算和網(wǎng)絡等眾多數(shù)據(jù)中心領域日益增長的性能需求。作為在CPU、GPU、FPGA和特定工作負載加速器等各種計算節(jié)點之間傳輸數(shù)據(jù)的重要骨干，PCIe 6.0的發(fā)布對下一代數(shù)據(jù)中心的建設具有哪些重要意義？又亟待需要哪些創(chuàng)新產(chǎn)品來推進落地？日前，Rambus在推出最新的PCIe 6.0控制器時，接受了媒體采訪。
高速數(shù)據(jù)傳輸需求下的接口升級趨勢
Rambus戰(zhàn)略營銷副總裁Matt Jones表示，為了支持龐大數(shù)據(jù)量的傳輸和存儲，數(shù)據(jù)中心既要有完善的基礎設施架構(gòu)，也需要新的計算模式，如分解式計算(Disaggregated Computing)或者可組合式計算(Composable Computing)，這對數(shù)據(jù)傳輸速率的提升和數(shù)據(jù)傳輸?shù)陌踩蕴岢隽烁咭蟆?/p>
Rambus戰(zhàn)略營銷副總裁Matt Jones
他指出，計算資源和計算模型正變得更加同構(gòu)化或分散化，通用CPU和AI加速器常常被結(jié)合使用，并要求數(shù)據(jù)能夠高速、安全地傳遞，這是PCIe標準向更高數(shù)據(jù)傳輸速率發(fā)展的核心需求。
應對這一趨勢，業(yè)界必須盡可能更快、且更安全地在更遠的距離上移動數(shù)據(jù)，例如CPU和AI加速器之間存在距離，但需要非常迅速的、安全的交換數(shù)據(jù)——這就是根本性的變化。
從PCIe標準的演進趨勢來看，從PCIe 2.0到3.0/4.0，分別花費了5年和7年的時間，但從PCIe 4.0到5.0，再到6.0，時間間隔卻分別只有2年和3年，并且，PCIe 6.0 64GT/s的傳輸速度是3.0標準的8倍。
PCIe性能加速曲線
PCIe 6.0有哪些新特性？
作為全新一代規(guī)范，PCIe 6.0的數(shù)據(jù)速率從32GT/s翻倍至64GT/s，為此，它主要增加了PAM4調(diào)制信號、前向糾錯（FEC）、FLIT模式等功能創(chuàng)新。
具體而言，通過PAM4，每個時鐘周期的數(shù)據(jù)傳輸可以達到2bit，而并不僅僅是單bit的數(shù)據(jù)傳輸。PAM4采用四個不同的電平等級，可在每個時鐘周期表達2個數(shù)位，即從00、01、10再到11。這就意味著，在同樣的電壓波動范圍內(nèi)和同樣的時鐘周期內(nèi)，由于PAM4的電壓等級比PAM2高了兩個，即眼圖中黑色的區(qū)域“眼睛“部分更多、更小了，從而帶來了更低的電壓裕度和更高的誤碼率，使得在設備中保證信號完整性成為了一個非常關鍵的問題。
由于PAM4是確保PCIe 6.0達到64GT/s數(shù)據(jù)傳輸速率的關鍵，為此，PCIe 6.0采用了前向糾錯技術(FEC)。FEC本質(zhì)上是一種算法技術，可以在數(shù)據(jù)傳輸鏈路中確保所有信號的完整性。同時，F(xiàn)EC技術的采納還改變了數(shù)據(jù)流控制單元的情況，要求開發(fā)人員也必須針對數(shù)據(jù)包本身的大小做出調(diào)整和改變。
為了更好地保證FEC技術的實現(xiàn)和操作，PCIe 6.0沒有采用前幾代規(guī)范可變大小的數(shù)據(jù)包，而是固定大小數(shù)據(jù)包(FLIT)，以更好地保證FEC技術的實現(xiàn)和操作。
此外，考慮到數(shù)據(jù)傳輸速率的上升和PAM4技術本身會增加設備的功耗，每一比特數(shù)據(jù)傳輸造成的單位數(shù)據(jù)能耗也會增加。為了減少整體系統(tǒng)的能耗，PCIe 6.0采用了L0p模式，通過動態(tài)的信道分配，允許將每個通道進行封閉或者打開來實現(xiàn)系統(tǒng)性的節(jié)能。
全新PCIe 6.0控制器
基于最新的PCIe 6.0規(guī)范，Rambus推出了控制器產(chǎn)品。在功耗、面積和延時方面進行了優(yōu)化，可為高性能應用提供高達每秒64GT的數(shù)據(jù)傳輸速率，進而推動環(huán)保型數(shù)據(jù)中心的建設，并減少對散熱管理的需求，降低擁有成本。
另一方面，該控制器還提供最先進的安全性，其完整性和數(shù)據(jù)加密(IDE)引擎可以監(jiān)控和保護PCIe鏈路免受物理攻擊，且無需在此過程中犧牲延遲。
PCIe“左右互搏”走向何方？
左右互搏術讓周伯通的武功上升了不止一個檔次，那么，PCIe規(guī)范的演進又將走向何方？畢竟，從當前PCIe規(guī)范的實際商用情況來看，PCIe 5.0的發(fā)展以及商業(yè)化都尚未進入到最終和成熟階段。PCIe 6.0盡管從性能和前景都極具吸引力，但是在實際的落地方面能否如期推進？Rambus的PCIe 6.0控制器應用前景又如何？
Matt Jones表示，PCIe 6.0也會經(jīng)歷前一代標準的發(fā)展周期。以正式發(fā)布于2019年5月的PCIe 5.0來看，如果僅按照當前在數(shù)據(jù)中心的應用數(shù)量來衡量，它是不成熟的，而完全成熟預計會在今年晚些時候到來。不過，從PCIe 5.0過渡到6.0的時間可能比之前幾代標準的迭代時間更短，尤其是在企業(yè)和數(shù)據(jù)中心流量持續(xù)爆炸式增長的情況下。
他強調(diào)，PCIe 4.0/5.0/6.0之間并非一定存在代際競爭，市場上對PCIe 3.0現(xiàn)在仍有較高的需求。對于采用PCIe作為主要接口的解決方案來說，廠商只需要在性能和成本之間做出權(quán)衡。
作為推動PCIe 6.0生態(tài)所必需的一項早期組成部分，Rambus PCIe 6.0數(shù)字控制器目前已經(jīng)實現(xiàn)量產(chǎn)，AI加速器供應商、I/O和內(nèi)存供應商等，都可以用它來構(gòu)建芯片形式的解決方案，并幫助他們的產(chǎn)品在2025年左右進入市場。
Matt Jones表示，他非常興奮能夠面向中國市場正式發(fā)布Rambus的PCIe 6.0控制器。以超過400個PCIe控制器的成功生產(chǎn)流片為基礎，也再次擴大了Rambus在PCIe IP授權(quán)領域的領導地位。希望基于這一產(chǎn)品的發(fā)布，隨著早期采用其PCIe 6.0控制器的客戶推出行業(yè)領先的解決方案，能夠應對數(shù)據(jù)流量的增長趨勢，并不斷促進數(shù)據(jù)中心的發(fā)展。
下載ECAD模型
