287
藍(lán)色巨人崛起了！
近日，IBM宣布了一條可以轟炸整個(gè)科技圈的消息，成功研發(fā)出了全球首款2nm EUV工藝的半導(dǎo)體芯片。
IBM表示，與臺(tái)積電的5nm相比，2nm芯片的晶體管密度幾乎是前者的兩倍，達(dá)到了333.33 MTr/mm2，即每平方毫米可容納3.3億個(gè)晶體管。
講的生動(dòng)形象點(diǎn)，就是這種技術(shù)可以在人的指甲蓋（大概150平方毫米）上安裝500億個(gè)晶體管。
按照IBM官方的說法，在電力消耗統(tǒng)一的條件下，2nm相較于7nm性能高出45%，而在同一輸出性能下，2nm的功耗也會(huì)減少75%。
2nm芯片，IBM第一個(gè)實(shí)現(xiàn)量產(chǎn)？
眾所周知，目前最先進(jìn)且實(shí)現(xiàn)量產(chǎn)的芯片工藝為5nm，而臺(tái)積電改良版的5nm EUV工藝將會(huì)在2021下半年推出，有傳言稱，蘋果的A15仿生芯片會(huì)搭載這項(xiàng)技術(shù)。
IBM宣布造出2nm芯片之前，這家公司是沒有10nm以下的工藝晶圓場的，現(xiàn)在出了這么大一個(gè)新聞，是否意味著IBM直接從10nm以上的制程工藝直接過渡到2nm呢？
當(dāng)然不是，因?yàn)镮BM的2nm是在位于紐約州奧爾巴尼的芯片制造研究中心做出來的，要知道實(shí)驗(yàn)室做出來的東西與實(shí)現(xiàn)量產(chǎn)，兩者之間的關(guān)系并不對等。
通常情況下，工藝從實(shí)驗(yàn)室里出來，到正式量產(chǎn)商用，這一過程需要芯片代工廠不斷提升晶圓的良率。所謂的晶圓良率，指的是最終完成所有測試的合格芯片與整片晶圓上的有效芯片的比值，晶圓良率越高，產(chǎn)出的芯片就會(huì)越多，廢棄的芯片也就越少。簡單點(diǎn)來講，就是晶圓良率決定了工藝成本。
如果工藝的晶圓良率很低，量產(chǎn)需要芯片代工廠投入更多的晶圓，成本隨之增加，這些增加的成本會(huì)給到廠商，產(chǎn)品的價(jià)格漲了，最終這些成本會(huì)疊加到消費(fèi)者身上。
就目前來看，IBM的2nm芯片還處于實(shí)驗(yàn)室階段，距離量產(chǎn)商用還很遙遠(yuǎn)，即便解決了晶圓良率問題，IBM現(xiàn)在也沒有大規(guī)模實(shí)現(xiàn)量產(chǎn)芯片的能力，反倒是有可能將這項(xiàng)制程工藝交給像臺(tái)積電、三星這樣的芯片制作商進(jìn)行代工。
為什么這么說？因?yàn)镮BM在2014年將自己的晶圓廠賣給了格羅方德（一家位于美國加州硅谷桑尼維爾市半導(dǎo)體晶圓代工廠商），所以，現(xiàn)在的IBM可以說是“力不從心”。
IBM的2nm工藝是什么技術(shù)？
5nm工藝推出之前，業(yè)界采用的是FinFET（鰭式場效應(yīng)晶體管）結(jié)構(gòu)，與傳統(tǒng)晶體管結(jié)構(gòu)，只能在閘門一側(cè)控制電路連通與斷開不同，F(xiàn)inFET晶體管結(jié)構(gòu)中的閘門類似魚鰭的叉狀，可以控制閘門兩側(cè)電路的連通和斷開，進(jìn)一步減少了漏電的幾率，同時(shí)，大幅縮短了晶體管的柵長。
講得通俗易懂點(diǎn)，就是傳統(tǒng)的FET（場效應(yīng)管）屬于平面架構(gòu)，只能控制一側(cè)的電路，而FinFET則是3D立體架構(gòu)，可以同時(shí)控制兩側(cè)電路。
當(dāng)工藝演進(jìn)到5nm后，F(xiàn)inFET結(jié)構(gòu)已經(jīng)無法滿足晶體管所需的靜電控制，會(huì)出現(xiàn)嚴(yán)重的漏電問題。
為此，三星率先采用了GAA（環(huán)繞式柵極）的晶體管結(jié)構(gòu)，并對3nm制程工藝的芯片進(jìn)行研發(fā)。
不湊巧的是，IBM的2nm制程工藝也是同樣的GAA結(jié)構(gòu)。不過，GAA晶體管結(jié)構(gòu)又可分為納米線結(jié)構(gòu)GAAFET和納米片結(jié)構(gòu)MBCFET，而IBM采用的是納米片結(jié)構(gòu)。
與納米線結(jié)構(gòu)相比，納米片結(jié)構(gòu)的接觸面積更大，但不利于片與片之間的刻蝕（通過化學(xué)或物理的方法去除硅片表面不需要的部分）和薄膜生長（集成電路在制造過程中需要在晶圓片表面生長數(shù)層材質(zhì)不同、厚度不同的薄膜）。
需要注意的是，IBM的2nm已不再是指柵極長度（MOS管的最小溝道長度），而是等效成了芯片上晶體管節(jié)點(diǎn)密度。因此，這里的2nm只是一個(gè)命名代號，而非物理上的2nm。
另外，IBM表示，2nm制程工藝還用到了其他技術(shù)，例如為了減少漏電和降低功耗的「底部電介質(zhì)隔離」技術(shù)；可以精準(zhǔn)門控的「內(nèi)層空間干燥處理」技術(shù)；還有用于圖案薄膜或大部分晶片部分的「EUV光刻」技術(shù)。
老牌芯片制造商的2nm進(jìn)度如何？
說白了，IBM宣布2nm芯片，只是為了「秀肌肉」罷了，想要引起外界更多的關(guān)注。
既然知道了IBM 2nm是實(shí)驗(yàn)室產(chǎn)品，還無法實(shí)現(xiàn)量產(chǎn)，那么像三星和臺(tái)積電這樣的元老級芯片制作商的2nm進(jìn)展如何呢？
結(jié)合現(xiàn)有的消息來看，臺(tái)積電和三星的5nm均已實(shí)現(xiàn)量產(chǎn)。臺(tái)積電計(jì)劃今年下半年推出N5P工藝，也就是升級版的5nm工藝。到了2022，臺(tái)積電將量產(chǎn)4nm工藝，進(jìn)一步擴(kuò)大EUV的適用范圍；2022下半年，臺(tái)積電將量產(chǎn)3nm工藝。
至于2nm工藝，此前據(jù)臺(tái)媒報(bào)道稱，臺(tái)積電預(yù)計(jì)會(huì)在2024年實(shí)現(xiàn)2nm工藝的量產(chǎn)。
而三星這邊暫時(shí)沒有量產(chǎn)2nm工藝的消息，只是決定自家3nm工藝將采用GAA架構(gòu)。
值得一提的是，由于IBM并沒有量產(chǎn)2nm的能力，再加上它與三星和英特爾有合作，如果IBM搶在臺(tái)積電和三星之前，解決了晶圓良率問題，那么2nm工藝最有可能讓三星來代工。
總結(jié)
在整個(gè)半導(dǎo)體行業(yè)，只有晶圓良率提升到一定的程度，芯片才能實(shí)現(xiàn)大規(guī)模量產(chǎn)，然后再轉(zhuǎn)化成產(chǎn)品來到消費(fèi)者手中。所以，歷代IBM制程工藝的研發(fā)都要早于臺(tái)積電量產(chǎn)的時(shí)間。
舉個(gè)例子，IBM在2015年研發(fā)出了7nm制程工藝，而臺(tái)積電的7nm量產(chǎn)時(shí)間為2018年；再比如5nm制程工藝，IBM研發(fā)時(shí)間為2017年，臺(tái)積電則是在2020年才實(shí)現(xiàn)了5nm工藝的量產(chǎn)。因此，IBM提前研發(fā)出2nm制程工藝，實(shí)屬正常。
芯片制造技術(shù)可以看作是一種點(diǎn)石成金的煉金術(shù)，只要能掌握這項(xiàng)核心技術(shù)，那么便可以輕松控制上下游產(chǎn)業(yè)鏈。如果中國制造能夠在芯片領(lǐng)域獲得新突破，并加入全球產(chǎn)業(yè)競爭內(nèi)卷的話，這對于國內(nèi)的消費(fèi)者來說，絕對可以稱得上是一件值得高興的事。
不過，從不好的方面來看，3nm制程工藝或許已經(jīng)是突破「摩爾定律」的極限，因?yàn)楣璧木Ц癯?shù)是543pm，再往前是不可能突破物理極限的，所以只能另辟蹊徑，芯片廠商需要探索新的架構(gòu)和設(shè)計(jì)。
本質(zhì)上，IBM的2nm并沒有突破物理極限，而是采用了新的GAA架構(gòu)，雖然可以通過增大晶體管節(jié)點(diǎn)的密度，來提升芯片的性能，但是這種解決方案也不是萬能的，缺點(diǎn)也很明顯（片與片之間刻蝕和不利于薄膜生長）。如果找不到新的突破口的話，最壞的結(jié)果就是整個(gè)芯片行業(yè)可能會(huì)停滯不前。
以5nm為例，蘋果的A14仿生芯片采用的是臺(tái)積電5nm制程工藝，而現(xiàn)在安卓旗艦搭載的驍龍888則是三星的5nm工藝，前者性能相較于上代提升并不明顯，甚至可以說是擠牙膏；后者發(fā)熱嚴(yán)重，功耗翻車。綜合來看，5nm的實(shí)際表現(xiàn)還不如7nm。
如果按照這個(gè)思路繼續(xù)往下推導(dǎo)的話，IBM的2nm可能沒有想象中的那么好，往往理論并不能代表實(shí)際表現(xiàn)。
