374
隨著無線、5G、ML和視頻以及圖像處理應用的發(fā)展，相關系統(tǒng)級芯片設計和驗證的復雜性在不斷增加。每一個新的IC工藝節(jié)點都引入了一組新的設計復雜性，從性能、電源、面積要求到按時交付等，都需要一個從C級、高級別綜合到簽收驗證的全面的工具支持。以RTL設計為例，設計團隊的困難在加大，包括新的和復雜的增值區(qū)塊的實現(xiàn)、更高抽象層次上的RTL設計與綜合優(yōu)化、盡量短的設計周期以及功耗檢驗，并且盡可能的在提交RTL之前進行功能驗證和優(yōu)化等。
驗證方法的變化趨勢
一些趨勢體現(xiàn)在設計環(huán)節(jié)之間的成本支出的變化上，驗證的重要性越來越高。Siemens EDA全球副總裁兼中國區(qū)總經(jīng)理凌琳認為，過去十年驗證的成本正在超過設計，將來在整個前端的設計當中，驗證的資源，包括工程師、軟件、硬件在內(nèi)的資源將占到70%，而設計只占30%。同時，由于SoC芯片復雜度的增加，軟件確認的成本正在快速增長。因為除了硬件本身的功能，還有很多效能、電源等都需要用操作系統(tǒng)或更多軟件去協(xié)同驗證，難度在增加，而需求也在快速增長。
就驗證而言，相對傳統(tǒng)的RTL驗證，硬件加速仿真的支出越來越高，因為前者已經(jīng)無法滿足仿真時間效益的需求?！拔蚁嘈拍壳爸髁鞯腅DA廠商都特別注重硬件輔助驗證技術平臺的投資和技術的演進，因為現(xiàn)在SoC、IC設計的發(fā)展速度太快了，”凌琳說，“不管是5G、通信、超算、存儲、云計算中心，還是運輸、交通工具、智能汽車、自動駕駛等領域，所有這些不同的應用領域對于SoC本身的設計和對功能的驗證仿真，包括將來進入哪些子系統(tǒng)或更復雜系統(tǒng)的認證、驗證方向和功效要求都會變的更為復雜。”
?
圖1：集成電路行業(yè)驗證和確認的發(fā)展趨勢
Siemens EDA亞太區(qū)技術總監(jiān)李立基認為這些趨勢促進了硬件加速仿真的發(fā)展。SoC芯片設計是否成功，主要看功能和性能，考慮到功能需要放在軟件運行中才能實現(xiàn)，所以性能尤為關鍵。所以在芯片設計中，需要將該軟件的工作負載直接加載到芯片上去收集數(shù)據(jù)，并且這樣也可以做性能和功耗的分析，然后進行優(yōu)化。所以在設計流程中，需要更早地進行驗證，不只是功能驗證，還包括性能、功耗的優(yōu)化和支持。
此外，在性能上，芯片用戶的評估通常建立在可見的軟件測試結果上，如顯示器視頻渲染的GFXBench基準軟件，CPU運算的SPEC、SPECINT、SPECFP、SPECRATE等，ADAS芯片則是MLPerf基準軟件。硬件輔助驗證系統(tǒng)可以滿足這些軟件工作負載和基準要求收集相關數(shù)據(jù)，并且也是唯一能夠兼顧軟硬件的驗證方法。
“硬件輔助驗證系統(tǒng)要滿足軟件工作負載的要求，也要支持它能滿足這些基準要求去收集數(shù)據(jù)，在進行這一部分時，它需要準確的分析和高可見性，只有具備準確的分析功能，你才能在仿真時清楚的看到芯片在哪里活動，哪些地方是消耗功能的，這樣才能知道如何對它進行優(yōu)化，所以一個很全面的debug工具很重要。”李立基說，“以AMD第三代EPYC為例，作為10億門級別的SoC，把整個SoC放在一個系統(tǒng)里面做前期的基準，同時做功耗的分析，這就是我們看到的目前行業(yè)內(nèi)領先公司對輔助驗證要求的一個新方向?！?/p>
Veloce是IC設計工程師所熟悉的硬件加速仿真系統(tǒng)，源自Ikos公司，該公司2002年被Mentor收購，后者早在1998年就開始推出硬件加速仿真工具。當西門子完成對Mentor的收購后，這一工具也成為Siemens EDA的重要成員。不久前，西門子推出了下一代 Veloce硬件輔助驗證系統(tǒng)。
新工具的關鍵特性
新一代Veloce響應了芯片設計流程對驗證工具需求的變化，包括邏輯綜合階段可見性的debug，針對能效的數(shù)據(jù)提取和分析以及對軟件工作負載的加載，后者包括FPGA原型驗證——進入穩(wěn)定階段的SoC對于debug和可見性的需求沒有那么高，F(xiàn)PGA比硬件仿真速度更快。
?
圖2：Veloce平臺中各工具在IC設計環(huán)節(jié)中發(fā)揮的作用
新的系統(tǒng)在原有的Veloce平臺中增加了4個產(chǎn)品，包括用于虛擬平臺/軟件激活驗證的Veloce HYCON（HYbrid CONfigurable）、Veloce Strato硬件仿真器的容量升級版本Veloce Strato+、Veloce Primo企業(yè)級FPGA原型驗證系統(tǒng)和Veloce proFPGA桌面 FPGA原型驗證系統(tǒng)。“我們是發(fā)布一個完整的Veloce系統(tǒng)，是一個擴展過的平臺，而不只是一個硬件仿真器，不只是一個更新升級的硬件加速器?！崩盍⒒鶑娬{(diào)，“這是一個完整的硬件輔助驗證平臺。”
作為一個軟件工具，Veloce HYCON是一個可配置的虛擬模型+軟件堆棧，是目前市場上唯一支持早期軟件工作負載分析的驗證工具——這種“左移”可以縮短整個設計驗證的周期。“如果你設計一個系統(tǒng)，其中有ARM CPU，然后要跑linux或安卓，這個部分可以不需要放一個RTL進去，只是把你自己設計部分的硬件連到Veloce HYCON的模型上，就可以去跑系統(tǒng)?！崩盍⒒f，“這有3個好處，一是你很快可以開發(fā)這個平臺；二是在這個環(huán)境里面，你可以跑的很快，不但左移，而且可以更早地把軟件跑到硬件上面；三是因為CPU不是用RTL來做的，它的運行速度可以達到100個MIPS，所以當運行軟件跟硬件合成為系統(tǒng)時，硬件驗證的時候可以很大程度上提高速度。”
與前一代Veloce Strato相比，Veloce Strato+的容量增加了1.5倍。之前Strato一個機箱的容量是25億門，支持四臺機箱串聯(lián)，所以整體最大的容量是100億門，而Strato+四臺機箱串聯(lián)后達到150億門容量。新系統(tǒng)被用于AMD第三代EPYC處理器的認證，該處理器為10億門?！拔蚁嘈臩trato+是目前行業(yè)里面最大的容量，同時功耗也有所降低，”李立基說。這一改變源自西門子自研的新的芯片。之前Strato用的是Crystal 3，不含存儲。新芯片Crystal 3+通過2.5D封裝技術，集成了存儲，所以功耗更低，速度更快，并且芯片面積更小。在同一個線路板上，以前可以放16顆芯片，現(xiàn)在可以多達24顆，所以單機容量從以前的25億門擴大到現(xiàn)在大約37.5億門容量。
Veloce Primo和Veloce proFPGA是針對不同應用場景的FPGA原型驗證系統(tǒng)。Veloce Primo面向企業(yè)級應用，配置在數(shù)據(jù)中心，允許多用戶同時分享，在獲得高速性能的同時，降低了總擁有成本（TCO）。Veloce Primo最多可以用320個FPGA的設計容量，可以做到120億門，工作負載較Veloce Strato高出10倍，擁有從7到70+ MHZ的高性能，該系統(tǒng)采用了賽靈思最高端的VirtexUltraScale+ VU19P，目前已被ARM采用。
Veloce proFPGA是個人桌面系統(tǒng)，配置在工程師桌面或實驗室，通過ICE連線到物理的線路板上或者系統(tǒng)上，對芯片進行實際的原型驗證。Veloce proFPGA擁有很高的靈活性，可以從單一通道擴展到四個通道，最多可以把5個四通道板的桌面proFPGA連到一起，此時最大容量為8億門。一個額外的應用是，由于和Strato是同一個RTL，用戶還可以利用這個系統(tǒng)把網(wǎng)表上傳到Strato上做更高可見性的debug。
結語
更完整的虛擬的平臺、更多功能的FPGA原型設計驗證，Veloce的發(fā)展顯示出西門子EDA對于硬件仿真技術的堅持，也體現(xiàn)出硬件仿真技術技術在芯片設計技術的演進和創(chuàng)新中所發(fā)揮的越來越重要的作用。在芯片設計呈指數(shù)級增長的復雜性趨勢下，幫助設計工程師們借助易用、方便的平臺和工具來實現(xiàn)項目工程，這是EDA供應商們的價值和使命。
