加入星計(jì)劃,您可以享受以下權(quán)益:

  • 創(chuàng)作內(nèi)容快速變現(xiàn)
  • 行業(yè)影響力擴(kuò)散
  • 作品版權(quán)保護(hù)
  • 300W+ 專業(yè)用戶
  • 1.5W+ 優(yōu)質(zhì)創(chuàng)作者
  • 5000+ 長期合作伙伴
立即加入
  • 正文
  • 相關(guān)推薦
  • 電子產(chǎn)業(yè)圖譜
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

嵌入式調(diào)試?yán)锏慕涌跇?biāo)準(zhǔn)JTAG

2020/02/01
209
閱讀需 9 分鐘
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

大家好,我是痞子衡,是正經(jīng)搞技術(shù)的痞子。今天痞子衡給大家講的是嵌入式調(diào)試?yán)锏慕涌跇?biāo)準(zhǔn) JTAG。

嵌入式開發(fā)中,大家免不了需要仿真調(diào)試代碼,尤其是當(dāng)應(yīng)用工程功能邏輯復(fù)雜到一定程度時(shí),免不了在寫代碼時(shí)會(huì)引入一些邏輯 bug,僅靠代碼審查有時(shí)候并不一定能排除所有 bug,所以在線調(diào)試便成為排除 bug 最有效直接的方式,今天我們要聊的是調(diào)試?yán)镒罨A(chǔ)的東西,即接口標(biāo)準(zhǔn)。ARM 內(nèi)核原生支持 2 種業(yè)界通用的接口標(biāo)準(zhǔn),分別是 JTAG 和 SWD。本節(jié)課痞子衡先給大家詳細(xì)講講 JTAG 接口。

一、JTAG 接口標(biāo)準(zhǔn)

JTAG 全稱“Joint Test Action Group”,既是個(gè)標(biāo)準(zhǔn)也是個(gè)組織,這是個(gè)由幾家主要的電子制造商(IBM、AT&T、TI、Philips 等)成立于 1985 年的組織,這個(gè)組織成立的目的是發(fā)起制訂一種 PCB芯片測試標(biāo)準(zhǔn)。

JTAG 標(biāo)準(zhǔn)于 1990 年被 IEEE 批準(zhǔn)為 IEEE1149.1 測試訪問端口和邊界掃描結(jié)構(gòu)標(biāo)準(zhǔn)。JTAG 標(biāo)準(zhǔn)規(guī)定了進(jìn)行邊界掃描所需要的硬件軟件,主要應(yīng)用于電路的邊界掃描測試和可編程芯片的在線系統(tǒng)編程。

1.1 IEEE 1149.1 標(biāo)準(zhǔn)

IEEE 1149.1 工作組 http://grouper.ieee.org/groups/1149/1/

最初版手冊 1149.1-1990 http://standards.ieee.org/findstds/standard/1149.1-1990.html

最新版手冊 1149.1-2013 http://standards.ieee.org/findstds/standard/1149.1-2013.html

1.2 JTAG 接口信號(hào)

JTAG 接口,總稱測試訪問接口 TAP(Test Access Port),使用如下信號(hào)來實(shí)現(xiàn)邊界掃描操作:

TCK(測試時(shí)鐘):同步內(nèi)部狀態(tài)機(jī)操作的時(shí)鐘信號(hào)。

TMS(測試模式選擇):控制內(nèi)部狀態(tài)機(jī)轉(zhuǎn)換的模式信號(hào)(TCK 上升沿采樣)。

TDI(測試數(shù)據(jù)輸入):移入器件測試或編程邏輯的數(shù)據(jù)(TCK 上升沿采樣)。

TDO(測試數(shù)據(jù)輸出):移出器件測試或編程邏輯的數(shù)據(jù)(TCK 下降沿采樣)。
  

除了以上信號(hào)線外,還有 1 個(gè)可選的信號(hào):

TRST(測試重置):重置 TAP 控制器的狀態(tài)機(jī)的復(fù)位信號(hào)。

1.3 JTAG 系統(tǒng)內(nèi)部構(gòu)造

JTAG 系統(tǒng)內(nèi)部最基本的單元是邊界掃描單元(其掃描獲取的值存在邊界掃描寄存器 BSR(Boundary Scan Register)中),每個(gè)邊界掃描單元都位于目標(biāo)器件的邊界上,所以很多時(shí)候 JTAG 測試也被稱為邊界掃描。
  

所有目標(biāo)器件核心邏輯與針腳之間的信號(hào)都會(huì)被串聯(lián)的邊界掃描單元所攔截。正常運(yùn)行時(shí),這些邊界掃描單元是不可見的。但是,在測試模式下這些單元可以被用來設(shè)置 / 讀取目標(biāo)器件針腳或核心邏輯的值。

?? ?
  

除了上述 BSR 之外,JTAG 系統(tǒng)還需要以下 3 個(gè)寄存器:

指令寄存器:存儲(chǔ)當(dāng)前的指令,指令內(nèi)容被 TAP 控制器用來決定如何處理接收到的信號(hào)。

旁路寄存器(BYPASS):把信息從 TDI 傳到 TDO 的單位寄存器。

識(shí)別碼寄存器(IDCODES):含有器件的識(shí)別碼和版本序號(hào),該信息可以使器件和它的邊界掃描描述語言(BSDL)文件相關(guān)聯(lián)。
  

JTAG 系統(tǒng)最核心的是 TAP 控制器,TAP 控制器被設(shè)計(jì)用來與 JTAG 系統(tǒng)內(nèi)部寄存器相互動(dòng),TAP 控制器是一個(gè)被 TMS 信號(hào)控制轉(zhuǎn)換的同步狀態(tài)機(jī),控制著 JTAG 系統(tǒng)的行為。

  

如上圖所示,TAP 控制器的內(nèi)部狀態(tài)機(jī)一共 16 個(gè)狀態(tài),關(guān)于各個(gè)狀態(tài)具體含義可查閱 IEEE1149.1 手冊。TAP 控制器的基本功能是產(chǎn)生 BSR 和指令寄存器正常工作所需要的時(shí)鐘和控制信號(hào),其主要功能有以下幾點(diǎn):

提供信號(hào)將指令裝入指令寄存器。

提供信號(hào)將輸入數(shù)據(jù)從 TDI 管腳移入內(nèi)部寄存器、把輸出數(shù)據(jù)從內(nèi)部寄存器移出到 TDO 管腳。

執(zhí)行相應(yīng)功能,如捕獲、移位和更新數(shù)據(jù)等。
  

指令寄存器是用來存儲(chǔ)需要解釋執(zhí)行的指令的,IEEE 1149.1 標(biāo)準(zhǔn)規(guī)定了 JTAG 兼容器件必須要具備的指令:

BYPASS:用單一單元旁路寄存器傳送數(shù)據(jù),縮短 JTAG 鏈上不必要的掃描鏈路。

EXTEST:將已知值(存在 BSR)驅(qū)動(dòng)到芯片針腳上。

SAMPLE/PRELOAD:將捕獲到的芯片針腳值裝入 BSR。
  

除了必備的指令外,IEEE 1149.1 標(biāo)準(zhǔn)還規(guī)定了如下可選的指令:

IDCODE:將 IDCODES 寄存器中的數(shù)據(jù)移出。

INTEST:將已知值(存在 BSR)驅(qū)動(dòng)到芯片核心邏輯上。

RUNBIST:當(dāng) TAP 進(jìn)入測試運(yùn)行空閑狀態(tài)時(shí),芯片進(jìn)行自檢。

1.4 JTAG 調(diào)試工具 pinout

通常支持 JTAG 接口的調(diào)試編程工具其實(shí)只是利用了 JTAG 技術(shù)的四線 TAP 通信協(xié)議,而除了標(biāo)準(zhǔn) TAP 信號(hào)線外,有時(shí)還加入其他輔助信號(hào)線構(gòu)成完整 pinout,對(duì)于 ARM JTAG 調(diào)試工具來說,有兩種比較通用的 pinout 標(biāo)準(zhǔn),即 ARM20 JTAG header 和 ARM14 JTAG header:

上述兩種 ARM JTAG header 中除了標(biāo)準(zhǔn) TAP 信號(hào)線外,其他輔助信號(hào)線含義如下:

?? ?

?

  

上述兩種 ARM JTAG header 中除了標(biāo)準(zhǔn) TAP 信號(hào)線外,其他輔助信號(hào)線含義如下:

二、JTAG 接口進(jìn)階

前面講完了 JTAG 基礎(chǔ)知識(shí),下面痞子衡再給大家多介紹一些 JTAG 相關(guān)的“黑科技”。

2.1 BSDL 文件

現(xiàn)如今支持 JTAG 接口的芯片越來越多,為了統(tǒng)一各芯片廠商的具體 JTAG 實(shí)現(xiàn),促進(jìn)整個(gè)電子行業(yè)的一致性,IEEE1149.1 標(biāo)準(zhǔn)制訂了 BSDL 語言規(guī)范。BSDL 是 JTAG 設(shè)備的標(biāo)準(zhǔn)建模語言,它的語法是 VHDL 的子集,是對(duì) JTAG 器件的邊界掃描特性的描述,主要用來溝通芯片廠商、用戶與測試工具之間的聯(lián)系。

開源的 JTAG BSDL 庫網(wǎng)站(http://bsdl.info/),涵蓋主流廠商的主流芯片的 BSDL 文件

  

痞子衡隨便找一款芯片的 BSDL 文件(Freescale K60_1M(K24_144QFP))簡單分析下:

?

?

2.2 JTAG 菊花鏈

當(dāng)你的系統(tǒng)中有多個(gè) JTAG 設(shè)備時(shí),為解決 JTAG 口過多占用 PCB 的問題,JTAG 支持如下菊花鏈方式連接(在 FPGA 應(yīng)用尤其廣泛):

?? ?

?

  

從上圖可以看出 TMS、TCK 是一主多從并聯(lián)的結(jié)構(gòu)(設(shè)備過多時(shí) TMS,TCK 電路需加緩沖器(如 74LVC245)增加驅(qū)動(dòng)能力);TDI、TDO 是一主一從串聯(lián)的結(jié)構(gòu),這種菊花鏈方式使得 PCB 上只需要一個(gè) JTAG 接口便可以訪問所有 JTAG 設(shè)備。

  

至此,嵌入式調(diào)試?yán)锏慕涌跇?biāo)準(zhǔn) JTAG 痞子衡便介紹完畢了,掌聲在哪里~~~

相關(guān)推薦

電子產(chǎn)業(yè)圖譜

碩士畢業(yè)于蘇州大學(xué)電子信息學(xué)院,目前就職于恩智浦(NXP)半導(dǎo)體MCU系統(tǒng)部門,擔(dān)任嵌入式系統(tǒng)應(yīng)用工程師。痞子衡會(huì)定期分享嵌入式相關(guān)文章