1
5.7? 約束及配置工程
設(shè)計(jì)好工程文件后，首先要進(jìn)行工程的約束。約束主要包括器件選擇、管腳分配及時(shí)序約束等。時(shí)序約束屬于較為高級(jí)的應(yīng)用，通過時(shí)序約束可以使工程設(shè)計(jì)文件的綜合更加優(yōu)化。下面對(duì)這幾種約束方式進(jìn)行介紹。
5.7.1? 器件選擇
選擇“Assignments”菜單中的“Device”選項(xiàng)，如圖5.29所示。
圖5.29? 選擇器件
?
在打開的器件設(shè)置對(duì)話框中，選用cyclone系列ep1c12Q240c8（或ep1c6Q240c8）型號(hào)FPGA，速度等級(jí)為8，如圖5.30所示。
圖5.30? 器件選擇設(shè)置對(duì)話框
?
除了選擇器件的型號(hào)外，還要注意要選擇“Device & Pin Options…”選項(xiàng)，打開器件配置對(duì)話框。在“General”選項(xiàng)卡中設(shè)置配置的方式（AS模式或JTAG模式），并選擇配置器件，如EPCS4，如圖5.31所示。
在“Unused Pins”選項(xiàng)卡中可以設(shè)置未使用管腳的工作狀態(tài)，如設(shè)置成輸入三態(tài)，如圖5.32所示。
????????????? ?????????????????
?? ???????????圖5.31? 設(shè)置配置模式????????????????????????? ?圖5.32? 未使用管腳設(shè)置
5.7.2? 管腳分配
選擇器件后，就可以為設(shè)計(jì)文件進(jìn)行管腳分配了。選擇“Assignments”菜單中的“Pins”選項(xiàng)，打開管腳分配器，如圖5.33所示。
圖5.33? 管腳分配器
已經(jīng)編譯過的所有輸入輸出信號(hào)都會(huì)自動(dòng)顯示在分配列表中，無需手動(dòng)添加。按照用戶的設(shè)計(jì)需求進(jìn)行管腳定義，然后再編譯整個(gè)工程文件，即可進(jìn)行下載。
5.7.3? 時(shí)序約束
分配管腳后，在執(zhí)行完全編譯（Full Compilation）之前，可以利用“Assignments Editor”和“Settings”菜單的“Timing Requirements & Options”對(duì)系統(tǒng)信號(hào)的時(shí)序特性進(jìn)行設(shè)置，也可以使用“Timing wizard”向?qū)碓O(shè)置時(shí)序約束條件。
設(shè)置時(shí)需約束后，經(jīng)過完全編譯，Timing Analyzer即可對(duì)設(shè)計(jì)自動(dòng)進(jìn)行時(shí)序分析。也可以在完全編譯期間進(jìn)行時(shí)序分析，或在初始編譯后單獨(dú)進(jìn)行時(shí)序分析。然后使用報(bào)告窗口、時(shí)序逼近布局圖和list_path_tcl命令查看時(shí)序結(jié)果。
時(shí)序約束要求允許為整個(gè)工程、特定設(shè)計(jì)實(shí)體或個(gè)別實(shí)體、節(jié)點(diǎn)引腳等設(shè)置所需的速度性能。如果未指定時(shí)序約束條件，Timing Analyzer將使用默認(rèn)設(shè)置運(yùn)行分析。
一般的時(shí)序約束包括最大頻率、建立時(shí)間、保持時(shí)間、時(shí)鐘至輸出延時(shí)、引腳至引腳延時(shí)以及最低時(shí)序要求等。還可以對(duì)多個(gè)時(shí)鐘域、路徑切割選項(xiàng)和默認(rèn)外部延時(shí)等進(jìn)行設(shè)置。下面是幾種常見約束的定義。
·? fmax（最大頻率）：在不違反內(nèi)部建立時(shí)間（tsu）和保持時(shí)間（th）要求下可以達(dá)到的最大時(shí)鐘頻率。
·? tsu（時(shí)鐘建立時(shí)間）：在觸發(fā)寄存器計(jì)時(shí)的時(shí)鐘信號(hào)已經(jīng)在時(shí)鐘引腳確立之前，經(jīng)由數(shù)據(jù)輸入或使能端輸入而進(jìn)入寄存器的數(shù)據(jù)必須在輸入引腳處出現(xiàn)的時(shí)間長(zhǎng)度。
·? th（時(shí)鐘保持時(shí)間）：在觸發(fā)寄存器時(shí)鐘信號(hào)已經(jīng)在時(shí)鐘引腳確立之后，經(jīng)由數(shù)據(jù)輸入或使能端輸入而進(jìn)入寄存器的數(shù)據(jù)必須在輸入引腳處保持的時(shí)間長(zhǎng)度。
·? tco（時(shí)鐘至輸出延時(shí)）：時(shí)鐘信號(hào)在觸發(fā)寄存器的輸入引腳上發(fā)生轉(zhuǎn)換之后，再由寄存器饋送信號(hào)的輸出引腳上取得的有效輸出所需的時(shí)間。
·? tpd（引腳至引腳延時(shí)）：指定可接受的最少的引腳至引腳延時(shí)，引腳處信號(hào)通過組合邏輯進(jìn)行傳輸并出現(xiàn)在外部輸出引腳上所需的時(shí)間。
運(yùn)行時(shí)序分析或者完整編譯之后，在“Processing”菜單中選擇“Compilation Report”選項(xiàng)，在彈出的報(bào)告欄中選擇“Timing Analyzer”即可產(chǎn)看分析結(jié)果。
5.7.4 ?配置工程
下面來介紹最常用的兩種FPGA配置模式。
1．JTAG模式
JTAG模式直接將邏輯下載至FPGA。這種模式下載速度快，但掉電即失，適合進(jìn)行電路調(diào)試時(shí)使用，下載文件類型為sof文件。
首先確認(rèn)電纜已連接到主機(jī)與FPGA實(shí)驗(yàn)平臺(tái)的JTAG插座上，選擇“Tools”菜單的Programmer下載器，如圖5.34所示。
圖5.34? 選擇下載器
?
打開如圖5.35所示的下載器后，通過“Hardware Setup”按鈕選擇下載電纜（如USB、LPT、ByteBlasterII等）。然后選擇JTAG下載模式，并把“Program/Configure”勾上，即可進(jìn)行下載。
圖5.35? 下載器對(duì)話框
?
2．AS（Active Serial）模式
AS模式將邏輯下載至配置芯片上（如EPCS4）。這種模式下載速度相對(duì)較慢，但掉電不失，適合調(diào)試結(jié)束后固化最后版本邏輯時(shí)使用，下載文件類型為pof文件。
首先確認(rèn)電纜已連接至AS插座上。選擇“Tools”菜單的Programmer下載器，同樣選擇電纜后，選用AS下載方式，再將“Program/Configure”勾上，即可下載，如圖5.36所示。
圖5.36? AS下載模式
