1531
11月13日，日本瑞薩正式發(fā)布全球第一枚車載3納米Chiplet小芯片，全球第二枚3納米Chiplet小芯片，而全球第一枚3納米Chiplet小芯片是Ampere的One-3 CPU，今年8月發(fā)布，2025年量產(chǎn)。Ampere的One-3 CPU專用于AI領(lǐng)域，最多有256核心。汽車領(lǐng)域與AI領(lǐng)域首次基本同步。
瑞薩R-CAR SoC產(chǎn)品線
圖片來(lái)源：瑞薩
上圖是瑞薩R-CAR SoC產(chǎn)品線分布，未來(lái)的R-CAR X5H將適用于多個(gè)領(lǐng)域，包括座艙、網(wǎng)關(guān)和ADAS。
Chiplet即小芯片，也有稱晶?；蛐玖?，與之對(duì)應(yīng)的芯片，也就是目前主流芯片是Monolithic，單光刻芯片。
常見的Chiplet
目前，Chiplet全部都是用于AI訓(xùn)練領(lǐng)域。
之所以出現(xiàn)Chiplet，主要是目前Monolithic已經(jīng)到了極限，光刻機(jī)最大monolithic面積不超過820平方毫米，且die size面積越大，良率越低，成本越高。而AI要提升存儲(chǔ)帶寬和算力都需要更大的die size，因此Chiplet橫空出世，未來(lái)所有的大算力AI芯片都將是Chiplet，沒有例外。此外還有存儲(chǔ)與I/O瓶頸的問題，都是monolithic無(wú)法解決的，未來(lái)所有的高性能芯片也將是Chiplet，同樣沒有例外。
Chiplet D2D常見四種標(biāo)準(zhǔn)
由于Chiplet是明日之星，且局勢(shì)未明朗，因此出現(xiàn)了多個(gè)標(biāo)準(zhǔn)，標(biāo)準(zhǔn)集中在D2D互聯(lián)領(lǐng)域，包括了UCIe、BoW、AIB、XSR和中國(guó)計(jì)算機(jī)互聯(lián)技術(shù)聯(lián)盟的CCITA，目前來(lái)看UCIe具備絕對(duì)優(yōu)勢(shì)，已經(jīng)是事實(shí)標(biāo)準(zhǔn)，瑞薩的X5H和Ampere的One-3 CPU都是基于UCIe。
UCIe董事會(huì)會(huì)員，臺(tái)積電和英特爾居于主導(dǎo)地位，ASE則是全球第一大芯片封裝廠家，臺(tái)積電和三星則是全球唯二能夠生產(chǎn)Chiplet的廠家。
UCIe截至今年8月會(huì)員表中，其中汽車行業(yè)包括寶馬、電裝、LG電子、通用汽車、本田、英飛凌、日產(chǎn)、奔馳、豐田、索喜、大眾和博世，中國(guó)企業(yè)包括長(zhǎng)鑫存儲(chǔ)、億咖通、臺(tái)灣聯(lián)發(fā)科、臺(tái)灣旺宏存儲(chǔ)、臺(tái)灣華邦電子、抖音視界、武漢芯動(dòng)科技、上海奇異摩爾、上?？究萍?、臺(tái)灣力晶、紫光展銳、西安紫光國(guó)芯、芯原股份。
UCIe目標(biāo)
目前UCIe有1.0、1.1和2.0三個(gè)版本。
UCIe 1.0標(biāo)準(zhǔn)
圖片來(lái)源：UCIe協(xié)會(huì)
UCIe支持各種先進(jìn)封裝
圖片來(lái)源：UCIe協(xié)會(huì)
圖片來(lái)源：UCIe協(xié)會(huì)
UCIe 1.1特別考慮汽車領(lǐng)域。
典型UCIe 小芯片框架
瑞薩X5H采用ARM Cortex-A720AE核心，32核心設(shè)計(jì)，這是第一個(gè)針對(duì)汽車領(lǐng)域的ARM V9.2指令集的核心，瑞薩稱CPU算力高達(dá)1000kDMIPS，相比之下蔚來(lái)的5納米芯片32核心算力不過615kDMIPS。不過A720不算是太頂級(jí)的架構(gòu)，其解碼位寬只有5，遠(yuǎn)低于目前聯(lián)發(fā)科和高通的3納米芯片中的CPU，解碼位寬都有10，基本上16核心的ARM Cortex-X925性能與32核心的A720AE相當(dāng)。英偉達(dá)的Thor-X，CPU是14核心ARM Neoverse V2設(shè)計(jì)，算力630kDMIPS，Thor-Super是28核心設(shè)計(jì)，算力翻倍。不過由于瑞薩是3納米設(shè)計(jì)，CPU功耗比5納米芯片要低30%到35%。
A720AE的各種模式，滿足ASIL-B到ASIL-D
瑞薩X5H還有6個(gè)ARM Cortex-R52負(fù)責(zé)實(shí)時(shí)計(jì)算，算力60kDMIPS。
GPU和NPU都采用UCIe D2D方式連接，NPU算力是400TOPS，大模型時(shí)代，算力無(wú)關(guān)緊要，存儲(chǔ)帶寬遠(yuǎn)比算力重要，因?yàn)椴捎肬CIe D2D方式，存儲(chǔ)可以使用高帶寬的GDDR6或GDDR7，存儲(chǔ)帶寬至少是512GB/s之上，和英偉達(dá)的Thor-Super不相上下。GPU也是D2D方式外接，算力有4TFLOPS。Chiplet可以靈活分割，針對(duì)網(wǎng)關(guān)領(lǐng)域，無(wú)需外接GPU和NPU。座艙領(lǐng)域也可以不需要NPU，或者很小規(guī)模的NPU即可。
瑞薩將在2025年為客戶提供樣片，2027年量產(chǎn)，由于數(shù)字孿生的設(shè)計(jì)即使沒有拿到芯片樣片或開發(fā)板，也可以虛擬開發(fā)，也就是說2027年就可以實(shí)際上量產(chǎn)車型。
瑞薩或許開啟汽車Chiplet大潮，傳統(tǒng)的單光刻芯片只能用于低性能領(lǐng)域了。
免責(zé)說明：本文觀點(diǎn)和數(shù)據(jù)僅供參考，和實(shí)際情況可能存在偏差。本文不構(gòu)成投資建議，文中所有觀點(diǎn)、數(shù)據(jù)僅代表筆者立場(chǎng)，不具有任何指導(dǎo)、投資和決策意見。
