3213
1月5日消息，芯片設(shè)計(jì)廠商MIPS近日通過(guò)官網(wǎng)宣布，已聘請(qǐng)了知名RISC-V技術(shù)廠商SiFive的兩名前高管，Drew Barbier擔(dān)任公司產(chǎn)品副總裁，Brad Burgess 被任命為公司首席架構(gòu)師，以推動(dòng)其基于RISC-V指令集架構(gòu)的eVocore系列內(nèi)核IP的開(kāi)發(fā)工作。
據(jù)介紹，Barbier 先生擁有 15 年以上的半導(dǎo)體和 IP 產(chǎn)品經(jīng)驗(yàn)，此前曾在 SiFive 擔(dān)任產(chǎn)品管理高級(jí)總監(jiān)六年多。在加入 SiFive 之前，Barbier 先生曾在 Faraday Technology Corporation、Arm 和 Analog Devices 等公司擔(dān)任技術(shù)和產(chǎn)品管理職務(wù)。作為新任產(chǎn)品副總裁，Barbier 先生將監(jiān)督并進(jìn)一步推動(dòng) MIPS 的產(chǎn)品路線圖，因?yàn)樵摴緦⒗^續(xù)擴(kuò)大其在汽車、云和嵌入式市場(chǎng)的業(yè)務(wù)。
Burgess 先生為 MIPS 帶來(lái)了三十多年的半導(dǎo)體和 RISC-V 行業(yè)經(jīng)驗(yàn)，以及廣泛的設(shè)計(jì)和 CPU 架構(gòu)背景。在加入公司之前，Burgess 先生擔(dān)任 SiFive 的首席 CPU 架構(gòu)師。隨著時(shí)間的推移，他已經(jīng)交付了許多采用多種指令集的大批量產(chǎn)品，包括 RISC-V、ARM、68K、PowerPC 和 x86。作為 MIPS 的首席架構(gòu)師，Burgess 先生將負(fù)責(zé) MIPS 所有新的關(guān)鍵路線圖產(chǎn)品設(shè)計(jì)的技術(shù)架構(gòu)和開(kāi)發(fā)。
MIPS 首席執(zhí)行官 Sameer Wasson 表示：“我很高興 Drew 和 Brad 在 MIPS 發(fā)展歷程的關(guān)鍵時(shí)刻加入我們的團(tuán)隊(duì)，我們正為公司踏上新的道路?！?“鑒于 Drew 和 Brad 在半導(dǎo)體 IP 領(lǐng)域的良好記錄以及最近重點(diǎn)關(guān)注的 RISC-V，我對(duì)他們幫助推動(dòng) IP 創(chuàng)新和滲透新市場(chǎng)的能力充滿信心?！?/p>
值得一提的是，作為RISC-V行業(yè)的知名廠商，SiFive在2023年10月進(jìn)行了大幅業(yè)務(wù)重組，裁員了約20%的員工，約140名的員工受影響，其中被裁的員工大部分是工程師，還有一些銷售和產(chǎn)品人員。
MIPS 首席執(zhí)行官 Sameer Wasson本人也是在2023年9月才被任命為為MIPS的首席執(zhí)行官，其在加入MIPS之前曾在德州儀器 (TI) 工作 18 年，并擔(dān)任處理器業(yè)務(wù)部門(mén)副總裁。
成立四十年，MIPS奮力轉(zhuǎn)向RISC-V
今年是 MIPS 公司成立四十周年，作為MIPS指令集架構(gòu)的創(chuàng)始者，現(xiàn)在它已經(jīng)放棄了MIPS架構(gòu)，轉(zhuǎn)型為一家RISC-V CPU IP設(shè)計(jì)公司。
作為RISC架構(gòu)的領(lǐng)導(dǎo)者之一，斯坦福大學(xué)教授Hennessy在1981年就開(kāi)始帶領(lǐng)團(tuán)隊(duì)研發(fā)出第一個(gè)MIPS架構(gòu)處理器。1984 年Hennessy 離開(kāi)斯坦福大學(xué)創(chuàng)立MIPS。之后，MIPS陸續(xù)推出了多代非常成功的商用產(chǎn)品，比如銷量超百萬(wàn)的R3000、銷量過(guò)億的R3000A。MIPS的處理器也獲得了愛(ài)普生、DEC、東芝等眾多頭部計(jì)算機(jī)廠商，以及路由器大廠Cisco都有采用。
隨后多年，MIPS在經(jīng)過(guò)Silicon Graphics、Imagination Technologies、Tallwood Venture Capital的幾經(jīng)轉(zhuǎn)手之后，日漸式微。2018年6月，人工智能芯片初創(chuàng)企業(yè)Wave Computing從Tallwood Venture Capital手中正式收購(gòu)MIPS。2018年12月18日宣布，Wave Computing宣布MIPS將在2019年第一季度發(fā)布最新的core R6時(shí)開(kāi)源，此舉旨在加速M(fèi)IPS指令集架構(gòu)的普及。希望幫助已逐漸邊緣化的MIPS指令集架構(gòu)重回正軌。而彼時(shí)開(kāi)源的RISC-V架構(gòu)也開(kāi)始逐步受到市場(chǎng)的熱捧。
2019年底，Wave Computing向注冊(cè)MIPS Open用戶發(fā)郵件表示：“很遺憾地宣布關(guān)閉MIPS開(kāi)放計(jì)劃，自2019年11月14號(hào)起生效。Wave將不再提供包括MIPS開(kāi)放組件的免費(fèi)下載，包括MIPS架構(gòu)、核心、工具、IDE、模擬器、FPGA包和/或任何與之相關(guān)的軟件代碼或計(jì)算機(jī)硬件。”至此，MIPS的短暫開(kāi)源正式結(jié)束。此舉也進(jìn)一步打擊了開(kāi)發(fā)者對(duì)于MIPS的積極性。
更令人意外的是，MIPS的母公司W(wǎng)ave Computing在更名為MIPS之后，在2021年初竟然宣布今后將不再設(shè)計(jì)MIPS 處理器，而是轉(zhuǎn)向RISC-V處理器的開(kāi)發(fā)。該公司聲明解釋稱：“展望未來(lái)，重組后的業(yè)務(wù)將被稱為MIPS，這反映了該公司的戰(zhàn)略重點(diǎn)是最初由MIPS開(kāi)發(fā)的具有突破性的基于RISC的處理器體系結(jié)構(gòu)。MIPS正在開(kāi)發(fā)一種基于業(yè)界領(lǐng)先標(biāo)準(zhǔn)的第8代架構(gòu)，該架構(gòu)將基于開(kāi)源RISC-V處理器標(biāo)準(zhǔn)?！?/p>
根據(jù)MIPS官網(wǎng)的介紹，其正在基于 MIPS ISA 的創(chuàng)新基礎(chǔ)上進(jìn)行 RISC-V 設(shè)計(jì)。由于RISC-V ISA與前幾代MIPS ISA之間有許多相似之處，因此可以為其新的eVocore系列產(chǎn)品帶來(lái)數(shù)十年的開(kāi)發(fā)經(jīng)驗(yàn)。并且，由于 RISC-V ISA 允許公司以用戶定義指令 (UDI) 的形式添加自定義功能，因此可以在 RISC-V 設(shè)計(jì)中利用 MIPS 成熟且強(qiáng)大的功能 – 所有這些功能都與現(xiàn)成的完全兼容RISC-V 開(kāi)發(fā)工具和軟件庫(kù)。新的 eVocore IP 核為特權(quán)硬件虛擬化、用戶定義的自定義擴(kuò)展、多線程、SIMD、混合調(diào)試、功能安全等提供支持。
現(xiàn)在，MIPS已經(jīng)推出了兩款RISC-V CPU IP：面向高性能應(yīng)用的eVocore P8700和面向高能效應(yīng)用的eVocore I8500，
據(jù)介紹，eVocore P8700可以將深度流水線（pipeline）與多問(wèn)題無(wú)序 (OoO) 執(zhí)行和多線程相結(jié)合，以提供出色的計(jì)算吞吐量。它的單線程性能高于目前其他 RISC-V CPU IP 產(chǎn)品的性能，并且可以擴(kuò)展到 64 個(gè)集群、512 個(gè)內(nèi)核和 1,024 個(gè) HART/ Threads。eVocore P8700 已于 2022 年第四季度上市。
eVocore I8500是基于順序執(zhí)行系統(tǒng)，每個(gè)內(nèi)核都結(jié)合了多線程和高效的三重問(wèn)題流水線，可以帶來(lái)出色的計(jì)算吞吐量。該解決方案可擴(kuò)展至 64 個(gè)集群、512 個(gè)核心和 2,048 個(gè) HART/Threads。
雖然，目前尚不清楚有哪些廠商有采用MIPS的RISC-V IP內(nèi)核。但是，從MIPS乘著RISC-V市場(chǎng)技術(shù)領(lǐng)導(dǎo)廠商SiFive業(yè)務(wù)重組之際挖來(lái)對(duì)方的兩員大將，也反應(yīng)了MIPS對(duì)于全力投入RISC-V的持續(xù)努力。
編輯：芯智訊-浪客劍
下載ECAD模型
