隼瞻科技“三位一體” RISC-V 解決方案，推動(dòng) DSA 技術(shù)走向商用成熟市場(chǎng)

本月初,硅谷科技巨頭谷歌宣布,安卓系統(tǒng)正式支持 RISC-V 架構(gòu),在其官方博客中寫(xiě)道:“Android 支持許多不同的設(shè)備類型和 CPU 架構(gòu),我們很高興在列表中添加一個(gè)新的架構(gòu) —— RISC-V。”

在過(guò)去的幾十年中,英特爾和 Arm 在 CPU 架構(gòu)領(lǐng)域一直保持著領(lǐng)先的地位。然而,RISC-V 加入到安卓生態(tài)系統(tǒng)無(wú)疑對(duì)此構(gòu)成了有力的沖擊。作為全球數(shù)十億智能手機(jī)和可穿戴設(shè)備市場(chǎng)的領(lǐng)導(dǎo)者之一,谷歌對(duì) RISC-V 的支持預(yù)示著行業(yè)的重大轉(zhuǎn)變。

“三位一體”的解決方案,推動(dòng)?RISC-V?跨越市場(chǎng)鴻溝走向成熟商業(yè)市場(chǎng)

隨著國(guó)際大廠和國(guó)內(nèi)造芯新勢(shì)力的不斷加入,RISC-V 生態(tài)正在全球范圍內(nèi)蓬勃發(fā)展。但是,RISC-V 從實(shí)驗(yàn)室開(kāi)發(fā)研究走向成熟商業(yè)應(yīng)用的過(guò)程中,還面著臨充滿挑戰(zhàn)的市場(chǎng)鴻溝。

由于 RISC-V 的開(kāi)源性質(zhì),前期部分上市企業(yè)的 RISC-V IP 缺乏充分的硅驗(yàn)證,導(dǎo)致在芯片真正投產(chǎn)時(shí)出現(xiàn)各類質(zhì)量問(wèn)題,極大影響了客戶使用 RISC-V 進(jìn)行芯片量產(chǎn)的信心。此外,早期 RISC-V 芯片企業(yè)傾向采用對(duì)標(biāo) ARM 產(chǎn)品的模式,推出的處理器 IP 成了 ARM 的“平替”。這種模式除了價(jià)格低廉之外缺乏真正的競(jìng)爭(zhēng)力。

而實(shí)際上,RISC-V 的核心優(yōu)勢(shì)在于它的可定制性,通過(guò) DSA 方法論,可以構(gòu)建具有差異化競(jìng)爭(zhēng)力的處理器架構(gòu),實(shí)現(xiàn) ARM 授權(quán)模式無(wú)法給予的靈活性,自主性和市場(chǎng)競(jìng)爭(zhēng)力,從而為客戶提供不可替代的全新價(jià)值。

目前,DSA 方法論的重要性和優(yōu)勢(shì)已被行業(yè)廣泛認(rèn)可,但要實(shí)現(xiàn)這種方法論,需要有經(jīng)驗(yàn)豐富的團(tuán)隊(duì),并投入大量的人力和時(shí)間進(jìn)行研發(fā),擺在行業(yè)面前的仍然是一道無(wú)法輕易逾越的鴻溝。

憑借商用 IP 核+ASIP 設(shè)計(jì)平臺(tái)+專家服務(wù),隼瞻科技向市場(chǎng)推出了“三位一體”的 RISC-V 解決方案,掃清了硬件、軟件和服務(wù)生態(tài)等各方面的障礙,為 RISC-V 走向成熟市場(chǎng)鋪平道路。

硬件方面,隼瞻科技基于 RISC-V 架構(gòu),研發(fā)了覆蓋 MCU、實(shí)時(shí) CPU ,DSP到高性能多核CPU 等一系列處理器 IP。每一款 RISC-V 處理器 IP,都經(jīng)過(guò)嚴(yán)格的系統(tǒng)驗(yàn)證,再通過(guò)投片進(jìn)行硅驗(yàn)證(Silicon Proven),以確保其可用性和硅效能滿足商用級(jí)別的要求。

軟件方面,隼瞻科技向芯片企業(yè)提供了 ASIP 敏捷開(kāi)發(fā) EDA 平臺(tái) Wing-Studio,使芯片設(shè)計(jì)人員可以專注于架構(gòu)和指令集設(shè)計(jì),擺脫RTL級(jí)別的繁復(fù)開(kāi)發(fā)工作。

與此同時(shí),隼瞻科技還配備了芯片定制設(shè)計(jì)服務(wù)專業(yè)團(tuán)隊(duì),協(xié)助客戶進(jìn)行前期的需求分析規(guī)劃、系統(tǒng)分析、架構(gòu)探索,助力客戶設(shè)計(jì)出在其垂直領(lǐng)域具備顯著優(yōu)勢(shì)的處理器子系統(tǒng),令客戶的最終 SOC 芯片產(chǎn)品具備強(qiáng)大的市場(chǎng)競(jìng)爭(zhēng)力。

可以預(yù)期,隨著隼瞻科技“三位一體” RISC-V 解決方案推向市場(chǎng),阻礙 RISC-V 生態(tài)系統(tǒng)走向商用成熟市場(chǎng)的鴻溝將會(huì)逐步填平。

以突破性的技術(shù)思路:緊耦合+松耦合,實(shí)現(xiàn)“可望不可及”的?DSA

11月11日,中國(guó)集成電路設(shè)計(jì)業(yè)2023年會(huì)( ICCAD 2023)在廣州保利世貿(mào)博覽館舉行。在大會(huì)上,隼瞻科技 CEO 曾軼做了題為“跨越鴻溝 —— 關(guān)于 RISC-V 專用處理器和 DSA 方法學(xué)思考”的分享。

在分享中,曾軼詳細(xì)介紹了隼瞻科技“三位一體”的解決方案,以及如何通過(guò)新的技術(shù)思路,借助 RISC-V 實(shí)現(xiàn)半導(dǎo)體行業(yè)探討多年的 DSA 愿景。

傳統(tǒng)的 SOC 架構(gòu)下,CPU 充當(dāng)調(diào)度核心,算法由硬件協(xié)處理器和 DSP 執(zhí)行,數(shù)據(jù)通過(guò)常規(guī)總線在 CPU,協(xié)處理器和內(nèi)存之間傳送。近年來(lái)隨著 AI 等技術(shù)發(fā)展,數(shù)據(jù)交互越來(lái)越巨量和復(fù)雜,導(dǎo)致系統(tǒng)總線越發(fā)擁塞,出現(xiàn)了明顯的“存算墻”。同時(shí),硬件協(xié)處理器在芯片定型生產(chǎn)后難以編程,影響后期市場(chǎng)的靈活性,雖然增加 DSP 能滿足后期算法編程需求,但一來(lái)授權(quán)費(fèi)用高,二來(lái)又增加芯片面積和功耗,整體算力利用率不高。

隼瞻科技運(yùn)用 DSA 方法論,對(duì)算法系統(tǒng)進(jìn)行了分析與劃分:對(duì)于使用頻率和性能要求高的算法,采用“松耦合”指令集和“Smart DMA”高速總線進(jìn)行更靈活的硬件算法協(xié)處理器調(diào)度;對(duì)于后期需要靈活編程的算法部分,采用“緊耦合”指令集進(jìn)行細(xì)顆粒度的實(shí)現(xiàn)。配合革命性的私有高速緩存池和私有總線,新的芯片架構(gòu)突破了傳統(tǒng) SOC 架構(gòu)的極限,克服了“存算墻”的問(wèn)題,并做到兼顧芯片 PPA 和后期可編程性的平衡。

新技術(shù)思路充分利用了 RISC-V 開(kāi)源架構(gòu)最大的競(jìng)爭(zhēng)優(yōu)勢(shì):處理器指令集的靈活性和自主性;同時(shí),也得益于隼瞻科技 ASIP 敏捷開(kāi)發(fā) EDA 平臺(tái) Wing-Studio的協(xié)助,高效地完成了以往需要耗費(fèi)巨量人力物力的“算法芯片化”架構(gòu)探索。這項(xiàng)技術(shù)的成功,讓芯片行業(yè)曾經(jīng)可望不可及的 DSA 得以實(shí)現(xiàn)。

在分享中,曾軼還向同行展示了隼瞻科技最新的代碼密度增強(qiáng)技術(shù),通過(guò)最新研發(fā)的 RISC-V 代碼密度增強(qiáng)指令集,能極大減小程序代碼空間,進(jìn)而有效縮小程序存儲(chǔ)器容量,大大節(jié)省芯片成本。在此基礎(chǔ)上,運(yùn)用 Wing-Studio平臺(tái)針對(duì)客戶具體代碼進(jìn)行分析和優(yōu)化,還能進(jìn)一步提升代碼密度,目前已經(jīng)非常逼近 ARM 指令集的密度水平。

ICCAD 2023 剛結(jié)束,隼瞻科技又馬不停蹄地推出了基于 RISC-V 處理器的 SOC 芯片定制平臺(tái)“Wing-Ticket”、中斷實(shí)時(shí)性增強(qiáng)技術(shù)等新產(chǎn)品和新技術(shù)。在國(guó)際地緣競(jìng)爭(zhēng)的大背景下,中國(guó)的芯片行業(yè)正面臨著前所未有的挑戰(zhàn)和機(jī)遇,RISC-V 作為重要推動(dòng)力量,必將發(fā)揮越來(lái)越重要的作用。隼瞻科技將繼續(xù)“腳踏實(shí)地、仰望星空”,全力推動(dòng) RISC-V 生態(tài)走向成熟商用市場(chǎng),為中國(guó)芯片行業(yè)的未來(lái)帶來(lái)更多可能性。

專業(yè)名詞解釋

DSA(Domain-Specific Architecture):客制化的專用領(lǐng)域架構(gòu),是一種可編程計(jì)算機(jī)體系結(jié)構(gòu),為了在特定的專用領(lǐng)域內(nèi)能非常有效地運(yùn)行而定制。與其相反的則是通用架構(gòu)(例如 CPU)。

ASIP(Application-Specific Instruction-set Processor):面向應(yīng)用的定制指令集處理器?,其指令集是針對(duì)特定的應(yīng)用而設(shè)計(jì)的。借助這樣的設(shè)計(jì)方式,它具有通用型 CPU 的靈活性和ASIC 的性能。專用指令集處理器的指令集,可通過(guò)電路設(shè)計(jì)軟件進(jìn)行配置。

緊耦合:指擴(kuò)展指令與 CPU 核的流水線架構(gòu)呈緊耦合關(guān)系,為細(xì)顆粒度指令,通過(guò)一組簡(jiǎn)單定制指令的編程來(lái)實(shí)現(xiàn)垂直領(lǐng)域算法。

松耦合:指擴(kuò)展指令與 CPU 核的流水線架構(gòu)呈松耦合關(guān)系,用于調(diào)度一個(gè)靈活可配置的、應(yīng)用相關(guān)的算法協(xié)處理器。